|
되는 것이다. 트랜지스터 접합을 시험하는 법
1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및 장비
4. 실험과정
5. 데이터표
Data값에 대한 분석(결론)
Discussion
실험 8장에 대한 복습문제
|
|
|
실험 16장에 대한 복습문제
1. 그림 16-1의 회로에서 공통베이스 증폭기의 전압이득은 대략 얼마인가?
(a) 1 (b) 17 (c) 34 (d) 50
⇒ 이 공통 베이스 증폭기에서의 전압이득(Av)는 다음과 같다.
Av=Vout/Vin=[ic×(RC||RL)]/[ie×r'e]=(RC||RL)/r'e=(1kΩ||1kΩ)/30.12Ω=16.6
|
|
|
회로에서 동상신호제거비가 100,000:1이고 첨두간 입력전압이 10V일 때, 첨두간 출력전압은 얼마인가?
(a) 0.001V(b) 0.01V
(c) 0.1V (d) 1V
⇒ 동상신호제거비가 100,000:1에서 입력전압이 10V이고 28-1의 동상전압이득은 10000으로 첨두간 출력전압은 1V임을 알
|
|
|
회로의 소신호 증폭도 측정
4. 입력 Vin에 연결된 전원 공급기를 제거하고, 신호 발생기를 연결한다. 신호 발생기는 100Hz에서 최소 AC 전압의 진폭을 갖는 정현파 출력을 가지도록 조절한다. 이때의 DC 전압은 0V가 되도록 설정한다.
5. 신호 발생
|
|
|
회로의 소신호 증폭도 측정
10. 입력 Vin에 연결된 신호 발생기를 1kHz에서 1V의 DC 전압을 가지면서 500mVpp의 진폭을 갖는 정현파 출력을 가지도록 조정한다. 전원 전압 VCC는 12V로 고정하여 사용한다.
11. 과정 10에서 측정된 값을 이용하여 소신호
|
|
|
료의 회로를 구성한다. R1 = 33kΩ, R2 = 6.8kΩ, RC = 2.7kΩ, VCC = +12V를 사용한다.
6. 베이스 노드 X와 컬렉터 노드 Y의 전압에 해당하는 VBE, VCE를 측정하여 기록한다. 이미터와 접지 사이에 전류계를 직렬 연결하여 이미터 전류 IE를 측정하여 기록한다.
|
|
|
D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용될 수 있다. 그리고 F/F는 어떻게 조합하느냐에 따라 다양한 기능을 수행할 수 있다. 1. 목 적
2. 실험 준비물
3. 설계실습 계획서
* 래치와 플립플롭 이론
|
|
|
실험상에서는 이득은 이론대로 부귀환이
있는 경우가 조금 더 작았지만, 대역폭의 경우는 이론과 약간 다르게 측정되었다. 이러한 오차는 파형발생기나
오실로스코프의 문제도 있을 수 있겠지만, 실험미숙으로 인한 오차가 가장 영향이 클
|
|
|
법칙과 키르히호프법칙의 사용이 필요할 수도 있다.
노튼 저항 RN은 앞의 실험에서 테브닌 저항을 구할 때 사용했던 방법을 이용하여 다음과 같은 과정으로 구한다. 본래의 회로망에서 부하를 개방한다. 모든 전압원은 단락 시키고 내부저항
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
메뉴펼치기
