|
실험. BJT 차동 증폭기
1.Orcad 결과
<차동쌍의 컬렉터 전류 대 차동 입력 전압 특성>
-회로-
-파형-
<차동쌍의 차동 출력 전압 대 차동 입력 전압 특성>
-회로-
-파형-
<차동쌍의 입력 및 출력 전압 파형>
-회로-
-파형-
<차동쌍의 입력
|
|
|
1. 실험 개요
- 트랜지스터를 이용한 능동 부하의 경우 저항 부하에 비해서 공정에 대한 변화량이 적고, 정확한 저항을 위한 추가 비용이 들지 않는다는 장점이 있다. 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성
|
|
|
실험목적
1. 단일입력 차동 증폭기의 출력파형을 관찰하고, 입력과의 위상관계를 살펴본다.
|
|
|
실험방법 및 순서 48
6. Simulation 50
7. 실험 결과 53
실험 6. 차동증폭기 55
1. 실험 목적 55
2. 기초이론 55
3. 실험기자재 및 부품 62
4. 실험방법 및 순서 62
5. Simulation 65
6. 실험 결과 67
실험 7. Op-Amp 기본 회로 69
1. 실험 목적 69
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
차동 증폭기 회로
실험 일자
2020년 11 월 18 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는
|
|
|
실험방법 및 순서 ……………………………………… 62
5. Simulation ……………………………………… 65
6. 실험 결과 ……………………………………… 67
실험 6. Op-Amp 기본 회로 ……………………………………… 69
1. 실험 목적 ………
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
입력을 넣었을때 그 이득은 훨씬 더 커진다는 점이다. 계산된 Q1과Q2의 이득을 보면 그 사실을 확인할 수 있다. 이러한 특성은 입출력 공식인 Vout = A(v1-v2)를 통해 계산할 수 있다.
실험과정 18. 공통모드
V1, v2
Vc1, vc2
Vout
Ve
이번실험은 차동증폭기
|
|
|
전자회로 11판, Robert L. Boylestad, Louis Nashelsky 지음, PEARSON
http://ko.wikipedia.org/wiki/차동증폭기
http://terms.naver.com/entry.nhn?docId=595958&mobile&categoryId=339
http://asic.postech.ac.kr/3.Class/1.Classes/05_332/exp10.pdf 제목
실험 목적
실험 장비
이론(PSpice 포함)
출처
|
|
|
차동 증폭기의 대신호 동작을 실험하기 위한 회로를 그림 18.8에 나타냈다. 그림에서 트랜지스터 Q3와 Q4는 저항기 RB와 함께 정전류 전원을 형성한다. 이 회로에서 RB = 33 KΩ, RC1= RC2 = 20KΩ, VCC=-VEE=15V 이고 트랜지스터의 β=150이다. 증폭기의 바
|
|
메뉴펼치기
