|
실험결과표 (+15V ~ -15V)
입력전압[V]
-15
-12
-9
-6
-3
0
3
6
9
12
15
출력전압[V]
28
25
22
19.2
16
13.8
11.4
8.6
5.8
2.6
1.4
|그림 20-25| -15V에서 +15V로 변할 때 슈미트 트리거의 입출력파형
|그림 20-25| +15V에서 -15V로 변할 때 슈미트 트리거의 입출력파형
|
|
|
(R1B1) I(R1B2) I(R1C) V(3) V(4)
1.000E+01 8.207E-04 8.151E-04 8.861E-04 1.793E+00 1.936E+00
이론값
모의실험값
측정값
오차(%)
Ib(uA)
Ic(mA)
Vb(V)
Vc(V)
*직류해석(뒷 단자)
.OP
.DC VCC 10V 10V 6
VCC 6 0 10
R2B1 6 9 68K
R2B2 9 0 10K
R2C 6 7 2.4K
R2E 8 0 240
R3E 10 0 1K
Q2 7 9 8 Q2sc1815
Q3 6 7 10 Q2s
|
|
|
통해 증폭되어 나오는 신호를 확인
기술적 특성
증폭기 : 입력되는 신호를 우리가 들을 수
있게 증폭시켜 주는 역할 PROJECT 개요 & 특성
System Block Diagram
Board Layout
추가 옵션 사항
Test 방법
회로도
Scheduling
분석 및 검토
|
|
|
고, 첫 번째 실험보다는 작은 대역폭을 확인 할 수 있었다.
3. Discussion
이번 실험을 통해 음성증폭기의 특성을 파악할 수 있었다. 이론상으로는 부귀환이 있는 경우가 없는 경우에
비해 대역폭이 넓어지고 이득이 감소한다는 것을 알고 있다.
|
|
|
료의 회로를 구성한다. R1 = 33kΩ, R2 = 6.8kΩ, RC = 2.7kΩ, VCC = +12V를 사용한다.
6. 베이스 노드 X와 컬렉터 노드 Y의 전압에 해당하는 VBE, VCE를 측정하여 기록한다. 이미터와 접지 사이에 전류계를 직렬 연결하여 이미터 전류 IE를 측정하여 기록한다.
|
|
|
실험을 통해 증폭기가 주파수에 따라 증폭률이 달라지는 원리와 상한 하한 주파수의 개념을 알 수 있었다. 주파수가 낮아지면 결합 커패시터와 단락 커패시터가 이득을 감소시키고, 주파수가 높아지면 트랜지스터 내부의 기생 커패시터들의
|
|
|
형의 왜곡 현상 관찰
1) 실험 회로 7-1 회로에서 입력 신호의 크기를 증가시켜 가면서 출력 파형을 관찰하라. 출력 신호의 왜곡이 없는 입력 신호와 출력 신호의 최대값을 측정하라.
2) 실험 방법 1)을 PSPICE로 시뮬레이션하고 실험 결과와 비교하
|
|
|
실험결과를 바탕으로 Common mode gain A_CM을 구하면, 의 값을 얻을 수 있다.
2) 차동증폭기라 불리는 그림 4의 회로에서 동상신호 제거비 (Common Mode Rejection Ratio : CMRR) 값을 구해보시오.
이고,
위의 회로에서 저항비를 통해 Differential gain을 구해보면,
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
소신호 공통 이미터 증폭기
실험 일자
2020년 10 월 14일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1.NPN BJT 소신호 증폭기의 종류
- 공통 이미터 증폭기
이미터가 신호 접지
|
|
|
회로를 간단하게 구성해야 할 것으로 판단된다.
1. 제목
3) 차동 증폭기
2. PSPICE Simulation
1) 실험1
실험 회로도
시뮬레이션 결과
분석 : Rref를 조절해 가면서 Iref가 20mA가 되도록 하는 저항값을 찾아보았다. 그 결과 저항값이 177Ω일 때 Iref=20.04mA
|
|
메뉴펼치기
