|
차동증폭기의 동상신호제거의 측정단위는 무엇인가?
(a) V(b) V/㎲
(c) dB(d) V/mV
⇒ 차동증폭기의 동산신호제거의 측정단위는 데시벨(dB)이다.
4. 차동전압이득이 100이고 동상전압이득이 0.001이면 동상신호제거는 얼마인가?
(a) 40dB(b) 60dB
(c) 80dB(d) 10
|
|
|
전압을 이용하여 공통모드 전압이득은 아래의 계산과 같다.
3-2)
공통모드 전압 이득의 계산결과 임을 알 수 있다.
4) 차동모드 이득 계산
위 그림 6을 이용하여 차동모드 회로의 출력전압을 계산해보면 아래 4-1)과 같다.
4-1) ,()
, ()
차동모드반
|
|
|
각 노드의 전압
VD1 = 3.966 V
VD2 = 3.966 V
VbG = 2.453 V
VG1 = 3.001 V
VG2 = 3.001 V
VS = 0.657 V
IREF = 20.04 mA
ISS = 20.04 mA
를 인가해 주고 주어진 노드의 파형의 진폭은 다음과 같다. ,진폭 49.5mV , 진폭 380mV 25.9mV, 전압이득 : 380mV/50mV=7.6V/V 으로 구해졌다.
|
|
|
VS -3V 3V 0.01V
Vcc 1 0 15v
Vcc2 2 0 -15v
RC3 0 3 12k
Q1 3 3 4 Q2sc1815
RE1 4 2 1.5k
Q2 6 3 5 Q2sc1815
RE2 5 2 1.5k
Q3 7 9 10 Q2sc1815
RC1 1 7 10k
Q4 8 0 11 Q2sc1815
RC2 1 8 10k
REE1 10 6 1K
REE2 11 6 1K
Vs 9 0 0v
. 전달특성 곡선 1) 차동모드 신호
2) 동상모드 신호
3) 전달특성 곡선
|
|
|
전압을 측정하고, 전압이득을 계산하시오. 이러한 차동 부하의 경우 중간점이 가상적인 교류 접지가 됨을 실험결과를 통해 설명해 보시오.
va
ve
vf
vp
ve/va
vf/va
vp/va
16mV
560mV
600mV
44mV
35V/V
37.5V/V
2.75V/V
-> ve 와 vf
-> 교류전압을 측정해본 결과 vp
|
|
 |
전압은 Delay cell의 PMOS의 게이트에 입력된다. 바이어스 전압에 따른 실제적인 PMOS의 부하저항 값이 변화가 되고, 따라서 Delay cell이 가지는 지연값이 변화되며 이러한 현상을 이용하여 제어 전압을 통해 전체의 발진 주파수를 조절하게 된다. 루
|
|
|
alog control circuit
이를 위한 직류전압검출은 HCPL7800을 사용하였고, OP 엠프로 구성한 차동증폭기와 PI제어기를 사용하여 제어를 실시하였다. 전류제어부는 인버터가 선로의 고조파 전류에 대해 보상해야 할 전류를 생성하기 위한 부분으로, 선로
|
|
메뉴펼치기
