|
VS -3V 3V 0.01V
Vcc 1 0 15v
Vcc2 2 0 -15v
RC3 0 3 12k
Q1 3 3 4 Q2sc1815
RE1 4 2 1.5k
Q2 6 3 5 Q2sc1815
RE2 5 2 1.5k
Q3 7 9 10 Q2sc1815
RC1 1 7 10k
Q4 8 0 11 Q2sc1815
RC2 1 8 10k
REE1 10 6 1K
REE2 11 6 1K
Vs 9 0 0v
. 전달특성 곡선 1) 차동모드 신호
2) 동상모드 신호
3) 전달특성 곡선
|
|
|
이득에 대한 차동 모드 이득의 비다.
위의 공식에서 Ac가 0에 가까워질수록 CMRR은 무한대로 증가한다. 만약 Ac=0이면, 완벽한 대칭성 을 가진 차동 증폭기로, 출력 전압은 이다. CMRR이 높을수록 성능이 좋은 차동증폭기라 할 수 있다. CMRR을 크게
|
|
|
이득계산-----------------------------------(p.5)
4) 차동모드 이득계산-----------------------------------(p.6)
5) CMRR 수식----------------------------------------(p.7)
6) MOSFET 트랜지스터 포화상태 확인----------------------(p.7)
6. P-spice를 활용한 설계 시뮬
|
|
|
이득을 보면 그 사실을 확인할 수 있다. 이러한 특성은 입출력 공식인 Vout = A(v1-v2)를 통해 계산할 수 있다.
실험과정 18. 공통모드
V1, v2
Vc1, vc2
Vout
Ve
이번실험은 차동증폭기에서 공통모드로 두 입력이 들어갔을때 입출력파형의 관계를 알아보
|
|
|
증폭기 이득을 결정하는 주된 회로 상수가 되고, 저항 는 2개의 입력에서 가해지는 신호의 결합에만 쓰인다. 차동증폭이득(differential gain) : 증폭기의 이득
동상 이득(common-mode gain) : 2개의 입력에 걸리는 불필요한 잡음 신호의 제거 성능을 규명
|
|
 |
alog control circuit
이를 위한 직류전압검출은 HCPL7800을 사용하였고, OP 엠프로 구성한 차동증폭기와 PI제어기를 사용하여 제어를 실시하였다. 전류제어부는 인버터가 선로의 고조파 전류에 대해 보상해야 할 전류를 생성하기 위한 부분으로, 선로
|
|
메뉴펼치기
