|
실험을 통해 얻은 출력 임피던스가 이론값, 측정값과 차이가 날 경우, 그 이유에 대해 설명하라.
PSpice 모의 실험 18-2
주어진 이미터 폴로어 회로에 대해 바이어스 점 모의실험을 수행하고 다음 순서대로 진행한다.
1. 증폭기의 직류 전압을 구
|
|
|
차동 모드 입력을 가지는 차동 증폭기 회로.
이제 Q1이 없다고 가정하고 Q2의 동작을 고려할 때, Q2의 베이스에 감소하는 신호는 Q2의 콜렉터에 증폭된 증가하는 신호파형이 생겨나며, 양단에는 감소하는 신호 성분이 발생한다. Q1 및 Q2의 반대되
|
|
|
회로를 테브닌 등가회로로 바꾸었을 때의 등가회로의 저항과 같다.
T 회로망 설계에 대한 실험은 거의 오차가 없었다. 1.2㏀의 결과값을 기대하는 실험에서는 1.272㏀가 나오고 전압에서도 0.011V 정도만 차이가 있었다.
4. 참고문헌
전자통신연구
|
|
|
실험으로 알아본다.
2. 전파 정류와 반파 정류의 차이를 이해한다.
3. 정류회로 내에서 축전기의 역할을 이해한다.
Ⅱ. 이론 (Theory)
ⅰ) 정류 / 정류기
가정에 공급되는 전기는 교류이지만 휴대용 전자기기들은 대부분 전지에 의해 공급되
|
|
|
, 그 크기는 제너 전압과 같게 된다.
참고문헌
일렉트로닉스 : MALVINO : 대영사
신회로이론 : 박송배 저 : 문운당
일반전자공학실험 : 김태중 저 : 상학당 1. 실험일자 :
2. 실험제목 : 실험 #9 Diode 및 Zener diode의 특성
3. 실험결과
|
|
|
회로를 연결 한 후, 6Ω에 흐르는 전류를 측정한다.
D. 이론값과 비교한다.
6. 참고문헌
회로이론 기초 / 이병효 / 동일출판사 / pp52~60
기초전자 실험 / 진경수 / 한올출판사 / pp152~177 1. 실험날짜
2. 실험제목
3. 실험목표
4. 기본이론
5
|
|
|
실험(5) Final Project
PFC 역률보상회로
이론. Power Factor Correction
1. Power Factor Correction
≪ 그 래 프 ≫
전력 효율을 향상시키는 기능을 가진 회로로써, 절전 효과나 전자파를 감소시키는 효
|
|
|
실험
출판사 : 복두출판사
저자 : 구성모
초판발행 : 1997년 2월 25일 발행
서명 : 디지털회로 및 시스템실험
출판사 : 청문각
저자 : 대한전자공학회
초판발행 : 2002년 7월 20일 발행
서명 : Logic and computer design fundamentals
출판사 : PEARSON Prentice Hall -
|
|
|
실험 3)
※ RUN 직후 시뮬레이션 결과 ※
J1 = VCC J2 = VCC J1 = 그라운드 J2 = 그라운드
J1 = VCC J2 = 그라운드 J1 = 그라운드 J2 = VCC
시뮬레이션 결과
※ RUN 직후 ※
- J1 = VCC J2 = VCC 일땐 U1은 9 U2은 9
- J1 = 그라운드 J2 = 그라운드 일땐 U1은 0 U2은 0
- J1 = VCC J2
|
|
|
1. 실험 목표
연산증폭기를 이용한 가산기, 미분기 및 적분기 회로를 구성, 측정 및 평가해서 연산증폭기 연산 응용 회로를 이해
2. 실험 회로
A. 연산증폭기 연산 응용 회로
(a) 가산기
(b) 미분기
(c) 적분기
그림 6.1. 연산증폭기
|
|
메뉴펼치기
