|
실험목적
CE 증폭기의 입출력 임피던스를 측정
CE 증폭기의 데시벨 증폭도를 측정 실험 15. 이미터 접지 증폭기의 임피던스, 전력 및 위상
실험목적
CE 증폭기 회로
입력 임피던스
출력 임피던스
전력이득
위상관계
By-pass Capacitor
|
|
|
증폭기
2번 실험의 경우 시뮬레이션 결과에서 도출할 수 있는 AV값이 1 이하가 나왔다. 이는, 증폭기의 설계 의도에 맞지 않는 결과이다. (출력 전압이 입력 전압에 비해 오히려 적으므로) 대체한 MOSFET의 문제인지, 회로 설계의 문제인지 등의
|
|
|
증폭기의 경우 출력이 반대로 나오므로 =-7.22이다.
이미터 접지 증폭기에서 입력 저항을 측정하기 위해 을 이용하였는데 따라서 , 이다. 므로 =-7.225.103=-36.84가 나온다.
3) 실험 회로 12-1의 회로에서 커패시터 , , 에 대응하는 극점 주파수 , , 를
|
|
|
회로에서 출력 파형의 왜곡에 따른 포화 상태의 도달에 대해서 알 수 있는 실험이였다. 실험이 대체적으로 PSPICE 시뮬레이션 결과와 비슷하게 나와 실험을 순조롭게 진행할 수 있었다.
3. 결론 이미터 접지 증폭기에 대해 실험을 해보고 트랜지
|
|
|
증폭기는 에서 알 수 있듯이 전압이득이 저항의 비에 +1을 해줌으로써 1:2의 저항 비에서도 3배 가까이 증폭되는 것을 확인 할 수 있다.
Op amp 는 전자회로 시간에 다룬 내용이었지만, 수업을 제대로 안 들었는지 익숙하지 않았다. 마지막 실험
|
|
|
증폭기는 B급으로 동작하였지만 입력 파형과 출력 파형이 동일하다.
이유는 정의 반주기동안 Q1이 양의 파형을 양의 파형을 출력하고 부의 반주기 동안에는 충전된 캐패시터가 음의 파형을 출력하기 때문이다.
이번 실험을 통해 직류전압만
|
|
|
실험은 공통 컬렉터 증폭기이다.
여기서는 크게 이론치와 측정치가 크게 다를 바 없음을 볼 수 있다. 한가지 주목할 사항은 그 전압이득이 약1이라는 것이다. 하지만 이 실험으로 제대로 공통 컬렉터 증폭기의 특성을 알 아 볼 수는 없다. 왜냐
|
|
|
증폭기에 대한 실험이었다. 저항을 부하로 사용하는 공통 소스 증폭기도 있지만, 우리는 전류 소스를 부하로 사용한 증폭기에 대한 실험만 임하였다.
- 실험 순서 1)은 공통 소스 증폭기 회로를 구성하는 것이었다. 회로를 구성한 후 값을 측
|
|
|
실험과 마찬가지로 예상했던 결과와는 약간 차이가 있었음을 알 수 있다. MOSFET의 특성상 열에 약해서인지 예상했던 결과에서 약간 벗어난 측정 결과를 얻은 것 같다.
2.3 소스 접지 증폭기
2.3.1 실험 회로도
PSPICE 회로도
브레드 보드 구성
2.3.2
|
|
|
증폭기에서 슬루율은 무엇을 제한하는가?
(a) 입력임피던스(b) 동상신호제거비(c) 전압이득(d) 주파수응답
⇒ 연산증폭기에서 슬루율을 측정할시 증폭기의 폐회로이득이 1인상태에서 측정해야 하므로 결국 전압이득을 제한하는 것이다.
5. 그림
|
|
메뉴펼치기
