|
회로를 구성하는데 너무 오랜 시간이 걸려서 다른 회로를 구성하고 결과값을 얻을 시간이 부족하였습니다.
실험 (1)은 D플립플롭을 이용한 기본적인 직렬 입력-직렬 출력 쉬프트인데, 이 쉬프트 레지스터 회로는 처음에는 모두 1의 결과를 나
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2021.09.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
직렬예측데이터와 입력테스트데이터를 분석하여서 예측값과 다르면 소자 불량 LED에 불이 들어오는 회로에 대해서 분석하였다. 이번 실험을 하면서 어려운 점은 없었으며 존슨 카운터와 링 카운터의 카운터 특징을 알게 되었으며 IC고장여부
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2011.12.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로에 연결을 한다.
(전류가 최소일 때, CC LED가 켜지게 되고, 전압이 떨어져 있게된다.)
6)전류 조절기로 천천히 전류를 올려준다.
(처음 조절한 전압수치까지 도달하게 되면 CV LED가 켜짐)
7)실험을 진행한다.
4.주의사항
잘못된 회로 같은 경우
|
- 페이지 21페이지
- 가격 1,800원
- 등록일 2022.04.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로
(6) 7812 정전압 레귤레이터 IC를 사용한 5V 전원장치
(7) 제어회로 패턴도
(8) 라이트 제작 및 패턴
3. 음악 신호의 전압 레벨에 따라 점등하는 레벨바
(1) 계통도
(2) 회로도
(3) 패턴도
(4) 레벨바의 연결 구성
3. 부록
(1) 댄싱라
|
- 페이지 27페이지
- 가격 3,000원
- 등록일 2010.02.22
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
직렬이므로 전류는 3mA일 것이다. 따라사 저항을 구해보면 2KΩ이 되어야 하지만 2KΩ짜리 저항이 없다. 따라서 저항을 병렬로 연결해서 2KΩ을 만들려면 3KΩ과 6.8KΩ을 병렬로 연결하면 2KΩ에 근사값이 나오게 된다. 따라서 회로를 구성하면 위의
|
- 페이지 3페이지
- 가격 1,800원
- 등록일 2012.04.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로
1 DEPP (double-ended push-pull) 회로
두개의 트랜지스터가 부하에 대해 직렬로 ,전원에 대해 병렬로 동작 하며 부하 단자가 2개 있는 것을 DEPP 회로라 한다.
2 SEPP (single-ended push-pull) 회로
두개의 트랜지스터가 부하에 대해서는 병렬로, 전원에
|
- 페이지 13페이지
- 가격 2,300원
- 등록일 2003.01.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 설계, 희중당 Ⅰ. 개요
Ⅱ. 레지스터의 특징
Ⅲ. 쉬프트레지스터의 개념
Ⅳ. 쉬프트레지스터의 원리
Ⅴ. 쉬프트레지스터의 종류
1. 우 쉬프트 레지스터
2. 좌 쉬프트 레지스터
3. 직렬 전송 쉬프트 레지스터
4. 병렬 전송 쉬
|
- 페이지 6페이지
- 가격 5,000원
- 등록일 2009.07.14
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
연결된 유량 조절 밸브를 통해 실린더를 제어 할 수 있다.
미터 인 회로(meter in circuit)
▲ 특 징
1. 실린더와 병렬로 유량 제어 밸브가 부착되 어 있다.
2. 유압 펍프로부터 토출유의 일부를 바이패 스시켜 오일 탱크로 되돌리고 그 복귀양을 제어
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2003.10.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로를 테브난 등가회로로 바꾸면 그림 17-11(d)와 같은 등가회로를 얻는다. 등가 출력 RC 회로는 와 의 병렬인 등가정항과 밀러공식으로서 구한 캐패시턴스에 직렬로 구성된다.
--------------------------------------------(17.11)
그림 17-11(d)에서 임계주파
|
- 페이지 7페이지
- 가격 3,300원
- 등록일 2012.12.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로
FET 소스 플로워의 출력 임피던스는 소스측을 들여다보는 임피던스이다. 그림 19를 보면 소스저항
R_S
가 전류원
g_m V_gs
와 병렬인 디바이스 출력저항
r_d
와 병렬로 연결되어 있다. 전류원을 저항
1/ g_m
과 직렬인 전압원으로 대치한 다음
|
- 페이지 10페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|