|
stopwatch is
component hz-- 1kHz로부터 1/100초 주파수를 생성
port(clk, nclr : in std_logic;
hz100 : out std_logic);
end component;
component key
port(start_stop : in std_logic;
clk, nclr : in std_logic;
enp : out std_logic);
end component;
component timecontrol
port(clk, nclr : in std_logic;
enp : i
|
|
|
Stop watch 기능.
- 설계 -
1. Digital Watch State Diagram
-그림-
2. Key Setting
1) KEY[0] = Reset
2) KEY[1] = Watch Sec, Min, Hour Set Mode Key
3) KEY[2] = Alarm Min, Hour Set Mode Key
3) KEY[3] = Alarm and Watch Value Setting Key
4) SW[0] = Alarm Permission Switch
|
|
|
프로그램의 flow chart
▶디지털시계 작동 결과물
~별도 첨부 <타이머/카운터를 이용한 디지털시계 설계>
▶이론 및 배경
▶타겟 보드(ATmega128 보드)설명 및 회로도 첨부
▶프로그램 소스파일 분석
▶전체 프로그램의 flow chart
|
|
|
|
. 1. 설계 배경 및 목표
2. 설계 내용과 방법
- 디지털 시계의 구성
- 디지털 시계의 동작
- DOT MATRIX 제어
- GRAPHIC LCD 및 TEXT LCD 제어
- A/D CONVERTER 제어
- Timer Interrupt 제어
3. 설계 결과
- 프로그램 소스 분석
4. 결론
- 프로젝트 후기
|
|
|
24h, 12h로 변경되도록 프로그램을 수정하시오.
문제 2. 시계를 Stop Watch 로 이용하려 한다. 이때 4개의 7-세그먼트 중 왼쪽 2개는 분을 나타내고 오른쪽 2개는 초를 나타내도록 프로그램을 수정하고 동작을 확인하시오.
※ 결과 및 토의
|
|
 |
- 알람시간 셋팅할 세그먼트 깜빡거림으로 표시
- 알람 울릴때 계속 안누르면 50번까지만 울리고 자동 해제 기능.
- 1개 세그먼트 단위로 알람시간 셋팅 기능
입니다...
첨부파일에는 프로그램소스, 보고서한글파일, 보고서 PPT
|
|
|
-Instruction Driving For An Embeded Mobil Computing Platform." Proceedings. 4th International Conference on ASIC, 2001 Page(s): 514 -517
[8] Yong-Sun Na, Oh-Kyong Kwon, "A single chip driver system for 1.2inch Organic Electro-Luminescent display" IEEE Transactions on Consumer Electronics,, Volume: 4
|
|
|
디지털 환경의 도전
III. 인터넷 서비스 제공자 책임의 한계와 관련된 사례 및 시사점
1. 저작권 침해와 인터넷 서비스 제공자 책임 한계와 관련된 사례
2. 사례의 시사점
IV. P2P 방식의 컨텐츠 유통과 공정이용 조항의 적용
1. 냅스터 사례
|
|
 |
디지털회로에 관한 세미나를 하면서 순차회로를 처음 접하게 되었을 때 그리고 VHDL 언어를 배우기 시작했을 때 생각하고 있는 어떤 회로라도 설계할 수 있는 도구를 얻은 듯한 기쁨으로 공부할 수 있었습니다. 그리고 이를 이용하여 각종 간
|
|
 |
설계의 B디지털 튜널개발에 관련한 업무를 담당했었고 편입 OS를 이용해 기본 설계, 상세 설계, 코딩, debug와 일련의 소프트웨어 개발을 경험했습니다. 개발초기 pm에게 매일 맨투맨으로 소스 리뷰를 받았던 것이 매우 큰 자산이 되었다고 생각
|
|
메뉴펼치기
