|
stopwatch is
component hz-- 1kHz로부터 1/100초 주파수를 생성
port(clk, nclr : in std_logic;
hz100 : out std_logic);
end component;
component key
port(start_stop : in std_logic;
clk, nclr : in std_logic;
enp : out std_logic);
end component;
component timecontrol
port(clk, nclr : in std_logic;
enp : i
|
|
|
Stop watch 기능.
- 설계 -
1. Digital Watch State Diagram
-그림-
2. Key Setting
1) KEY[0] = Reset
2) KEY[1] = Watch Sec, Min, Hour Set Mode Key
3) KEY[2] = Alarm Min, Hour Set Mode Key
3) KEY[3] = Alarm and Watch Value Setting Key
4) SW[0] = Alarm Permission Switch
|
|
|
*제작 개요 및 목표*
개요 : 타이머 IC 및 논리 소자를 이용하여 디지털 스톱 워치를 제작한다.
목표 : 논리소자를 스톱워치 설계에 이용하여 디지털 스톱워치의 원리를 이해하고 논리소자의 원리를 이해한다.
*스톱워치의 동작*
O1. 스위치를
|
|
|
프로그램의 flow chart
▶디지털시계 작동 결과물
~별도 첨부 <타이머/카운터를 이용한 디지털시계 설계>
▶이론 및 배경
▶타겟 보드(ATmega128 보드)설명 및 회로도 첨부
▶프로그램 소스파일 분석
▶전체 프로그램의 flow chart
|
|
|
|
설계 목표
1. 기존의 디지털 시계에 년, 월, 일(요일), 시간(AM/PM), STOP WATCH 기능을 추가 한다.
2. STOP WATCH에 순위를 매길 수 있도록 하며, 순위는 Graphic LCD를 통하여 출력한다.
3. 외부 switch interrupt 및 A/D CONVERTER를 이용하여 날짜 및 시간을 수정
|
|
 |
디지털 블록을 SYNOPSYS TM 의 VHDL 및 Design Analysis를 이용하여 설계검증 하였다. 25000컬러구현을 목적으로 한 Digital controller이나 직접적으로 OLED를 통하여 검증을 하지 못하였으나, 입력값과 결과값의 확인을 통하여 필요한 부분만을 설계하여 chip
|
|
|
디지털 환경의 도전
III. 인터넷 서비스 제공자 책임의 한계와 관련된 사례 및 시사점
1. 저작권 침해와 인터넷 서비스 제공자 책임 한계와 관련된 사례
2. 사례의 시사점
IV. P2P 방식의 컨텐츠 유통과 공정이용 조항의 적용
1. 냅스터 사례
|
|
|
스톱워치모드
- 스톱워치 시작/정지 기능
- 최대 50명까지 메모리 기능
- 리셋기능
4) 알람모드
- 알람시간 셋팅할 세그먼트 깜빡거림으로 표시
- 알람 울릴때 계속 안누르면 50번까지만 울리고 자동 해제
|
|
|
설계과제의 필요성
1.3 설계과제 수행의 제약요인
1.4 설계과제 수행결과 기대효과
1.5 설계배경
2. 설계
2.1 관련이론
2.2 개념설계
2.3 상세설계
3. 제작
3.1 제작시 문제점 토의
4. 실험 및 결과
4.1 실험 사진
4.2
|
|
 |
설계 및 테스트 과정에 참여했습니다. 특히, 저는 새로운 스마트 워치의 배터리 수명을 개선하는 프로젝트에 중요한 역할을 맡았습니다. 저는 팀과 협력하여 다양한 배터리 관리 알고리즘을 실험하고 최적화하는 작업을 진행했으며, 이를 통
|
|
 |
시공에서 피뢰침 저항측정까지 마무리되던 과정을 몸소 체험하며 건설업계에서 설계와 시공분야에서 일하는 꿈을 키워갔습니다. 1>저는...
2>성격의 장단점
-곰팡이 카운슬러와 피곤한 Yes맨-
3>학교생활
4>지원동기와 입사후 포부
|
|
 |
디지털회로에 관한 세미나를 하면서 순차회로를 처음 접하게 되었을 때 그리고 VHDL 언어를 배우기 시작했을 때 생각하고 있는 어떤 회로라도 설계할 수 있는 도구를 얻은 듯한 기쁨으로 공부할 수 있었습니다. 그리고 이를 이용하여 각종 간
|
|
 |
구 방법론 측면에서는 시뮬레이션, 설계, 검증을 유기적으로 연결하는 종합적 연구 방식을 따르겠습니다. 구체적으로 Verilog/VHDL 기반의 디지털 설계, HSPICE 기반의 아날로그 회로 시뮬레이션, TCAD 기반 소자 특성 분석, 그리고 MATLAB, Python 기반
|
|
메뉴펼치기
