|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
|
저항을 앞에 달아주면 괜찮을 것 같았다. 다음실험에는 미리 회로구성과 핀번호같은 것을 충분히 숙지하고 실험에 임해야겠다. 디지털 공학 실험
6장 가산기와 ALU 그리고 조합논리회로 응용
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩으로 회로를 설계 하였는데, 처음 과제를 받았을 때 어떤식으로든 설계가 가능하다고 하셔서 Behaviral로
ALU를 설계해 갔었다. 지금 코딩한 스트럭쳐보다 상위 언어인 Behaviral로 코딩을 하면 중간
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
ALU 회로
>8비트 회로이므로 논리장치, 출력선택 MUX는 각각 8개씩 사용.
>산술장치의 경우 8비트 캐리 룩 어헤드방식의 전가산기 1개를 이용.
2. 레지스터 설계
>ALU에서 나온 출력값을 3X8 디코더를 이용하여 8개의 8비트 레지스터중 하나에
|
|
메뉴펼치기
