|
방법으로 실험을 진행하였다. 결과적으로 AND 게이트는 6.5ns, OR 게이트는 8ns의 딜레이 시간을 갖는 것을 알 수 있었고, 이 둘의 차이는 매우 미세하므로 두 게이트 간의 딜레이 시간을 거의 같은 것으로 볼 수 있겠다는 결론에 이르렀다.
세 번
|
|
|
성하였든지 계산과정에 오류가 있다는 것을 의미 하므로 그 경우에는 두가지 방법 모두 다시 시행하여야 한다.
3) 계산할 때는 수업시간에 배운 여러 가지 회로해석법을 이용하여 결과 값을 도 출한다.
이번 계산에서는 node analysis를 통하여
|
|
|
성하라. 처음 두 항목은 예를 보이기 위해 이미 주어져 있다.
2. 두 항목의 그룹으로 되어 있는 출력 X를 주시하라. X 기재 항목의 첫 번째 쌍은 B1의 해당 기재 항목과 보수 관계에 있다. 그러므로 첫 번째 줄에 나타낸 것과 같이 테이터는 B1에
|
|
|
성화 되어 있는 동안에는 데이터 변경이 허용되지 않고(또는 level에 따라 변한다.) 리딩에지에서 입력된 데이터는 트레일링 에지때 출력에 반영 된다.
3. J와 K 두 입력은 LOW이고 PRE와 CRL은 모두 HIGH인 경우에 클럭이 J-K 플립-플롭 출력에 미치는
|
|
|
방법을 보여라.
문제 1의 논리는 X=A+C이고 OR게이트에 A와 C가 input인 논리이다.
이는 NOR 게이트를 다음 그림과 같이 연결한 것과 등가의 논리이다.
(∵input이 2개인 NOR 게이트는 OR 게이트와 반대의 값을 출력하고
input이 1개인 NOR 게이트는 인버
|
|
|
성
- 동작하는 범위 4 ~ 15V로 신축성이 있어 까다롭지 안음
- 동작주파수 범위 : 1/50Hz에서 1MHz까지 넓은 영역에서 동작(1/20Hz - 30KHz 권장)
- 온도 특성 : 50ppm/c로 우수한 편
- 회로의 동작 : 555 외부에 자리잡은 저항(R), 콘덴서(C) 값과 연결방법 만으
|
|
|
방법이다. 실험 목표
<실험 1>
<실험 2>
사용 부품
<실험 1>
<실험 2>
관련이론
1. 불 대수(Boolean algebar)
2. 논리 게이트
3. 드 모르간의 정리
<드모르간의 제 1정리>
<드모르간의 제 2정리>
* 출처
실험 순서
<실험 1 - 논리 연산>
<
|
|
|
성하여서 고장진단이 한결 쉬웠던 것 같다. 또한 회로를 구성하며 조원들이 인버터같은 소자의 사용 횟수를 줄이는 방법들을 제안하여 유용하게 사용되었다. 점점 조원들의 실력이 향상되어가는 것 같다.
평가 및 복습 문제 :
4. 그림 11-6의
|
|
|
위한 연결 방법을 나타내어 회로도를 완성하라. 또한 회로를 구성하여 시험하고 어떻게 동작하는지 요약하라. 실험 목표
사용 부품
심층 탐구 실험용 부품
관련 이론
실험 순서
심층탐구
|
|
|
방법으로 모두 실험 했을때 불이 켜지는것을 확인하였다.
- 이번은 시프트, 카운터 레지스터에 관한 실험을 했다. 7495 시프트 레지스터 회로를 사용 클리어 카운터 시프트 리턴의 4가지 순서로 실험을 진행 먼저 binary 스위치를 “11”로 하고
|
|
메뉴펼치기
