|
설계하면 좋은 이득 고입력 저출력 저항을 가지는 증폭기를 설계할 수 있습니다,
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET 공통 게이트 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션
|
|
|
데브난의 정리(Thevenin’s Theorem)와 노튼의 정리(Norton’s Theorem)를 이해하고, 잡한 회로를 단순화시키는 두 정리를 실험적으로 확인함으로써 복잡한 회로에 대한 분석 능력을 키운다.
임의의 회로에서 데브난(Thevenin)의 등가회로를 이용한 계산
|
|
|
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 = 00
|
|
|
회로망에서 임의의 교차점에 흘러 들어가는 모든 전류와 나가는 모든 전류의 합은 0이다’ 라는 점을 만족하는지 실험으로 확인하여 본다.
나. 키르히호프의 전압의 법칙
직렬회로를 구성한다. 각 저항의 양단에 걸리는 전압을 측정한다. 키
|
|
|
회로상의 다른 어떤 치명적인 문제가 있다하기 보다는, 오차를 내는 주범들이 있기 때문일 것이라 생각한다. 모든 실험을 하다 보면 오차가 항상 생기게 되기 마련이다. 이론값과 측정값이 같다는 것은 아주 드문 일이고, 실험이 잘 되어서라
|
|
|
적인 부품일 때의 계산이고 직접 멀티테스터로 측정시의 부품은 약간의 저항이 존재(예를 들면 전선)하기 때문이다.
그림 7-9와 같은 회로에서 전압에 대한 루프 방정식을 세우고 각 저항 10㏀, 6.8㏀에 흐르는 전류를 계산하여라.
각 페루프에
|
|
|
case 1인 경우의 것이고 두 번째 waveform과 네 번째 waveform은 case 2인 경우의 것이다. < 제 목 >
< 목 표 >
< 설계조건 >
1. FSM state diagram
2. 엘리베이터 동작 설명
3. verilog 코드 & 주석
4. verilog 설명
5. waveform + 설명
6. 결과 및 토의
|
|
|
회로에 흐르는 전체 전류를 계산하여 표에 기록한다.
주파수 [㎐]
VR [v]
VLC [v]
전체전류
I [A]
fR - 6000
fR - 5000
fR - 4000
fR - 3000
fR - 2000
fR - 1000
fR - 500
fR
fR + 500
fR + 1000
fR + 2000
fR + 3000
fR + 4000
fR + 5000
fR + 6000
4. 참고문헌
-최신기초전기전자실험 (김지
|
|
|
회로의 전위차를 측정할 수 있기 때문에 센서와 같은 계측
회로에 사용된다.
- 인터페이스 되는 신호원의 출력 사양과 수신측의 입력 사양을 명확히 정의 해야한다.
- 아날로그 집적회로에서 가장 폭넓게 사용되는 회로 블록이다.
- 두 입력
|
|
|
회로 표 7.2의 3300Ω 난에 그 값을 기록하라. 를 개방하고 전원을 끈다.
(15) , , , 와 에 대한 측정치를 사용하여 그림 7.3의 회로에서 =3300Ω과 =1000Ω에 대하여 을 계산하고 표 7.2에 그 값을 기록하라.
5. 참고자료
- 기초전기전자공학실험 - 대한전
|
|
메뉴펼치기
