|
case 1인 경우의 것이고 두 번째 waveform과 네 번째 waveform은 case 2인 경우의 것이다. < 제 목 >
< 목 표 >
< 설계조건 >
1. FSM state diagram
2. 엘리베이터 동작 설명
3. verilog 코드 & 주석
4. verilog 설명
5. waveform + 설명
6. 결과 및 토의
|
|
|
설계하였다. Datapath에서는 현재 내부층이 눌러진 상황과 외부 상/하 이동키를 각각의 레지스터에 저장하고, 입력받은 값들을 통해 목표층을 설정한다. FSM에서는 한 층에 대한 모든 이동조건을 고려하여 설계하였다. 그래서 엘리베이터가 5층
|
|
|
elevator control system
3. Lab Equipments and Electronic Parts Required
(1) Lab Equipments
IBM PC with Windows XP, Atmega128BK3 microcontroller, ISP232-2 programmer board, Breadboard
(2) Electronic Parts
KM3448D (2V DC motor gear encoder unit with stand), SN754410 (H-bridge PWM amplifier ch
|
|
|
로그램이 최적화된 설계인지는 잘 모르겠지만 앞서 언급했던 cnt overflow 현상만 보정해주면 정확한 설계라고 보여진다. - Specification of STLC
- I/O signal description
- Block diagram of system
- State diagram
- Verilog HDL source code
- Test plan & Result
- Simulation
|
|
|
엘리베이터(3, S)는 2층을 거쳐(2, D), 1층까지 내려가서(1, D) 멈춘다는 뜻(1, S)이다.
위의 waveform은 1층에 멈춰있는 엘리베이터가 4층으로 가는 내부입력(F4)을 받은 후 나타나는 변화에 대한 것이다. PF와 M의 waveform을 보면 상태는 (1, S) → (1, U) → (
|
|
메뉴펼치기
