|
RC=20초 이므로 t=13.86초
따라서 전하량이 처음의 반이 되는 시간은 13.86초이다.
6. 토의 및 결론
이번 실험은 저항과 콘덴서로 이루어진 RC회로의 충,방전시 시간에 따른 전류와 전압의 변화를 알아보기 위한 실험이었다.
우선 측정한 값으로 각
|
|
|
RC회로의 충.방전 과정에 관한 실험자체는 어려운 실험이 아니었습니다. 하지만 어려운 실험이 아닌만큼 시간상 오래 걸리는 실험이고, 또한 실험 하기전 교수님께서 이론에 대해 설명해주셨는데 이론자체는 이해하기가 힘들고 어려웠습니다
|
|
|
수치와 다를 수 있다. 또한 회로의 누수 setting 상의 문제가 원인이 될 수 도 있다. 1.이론:
RC회로
2. 실험방법
PART 1 : 컴퓨터 설치하기
PART 2 : 센서 보정하기와 실험 기구 설치하기
PART 3 : 데이터 기록하기
3. 실험결과
4.고찰
질문
|
|
|
실험 분석할 때도 잘 안나온 점이 있고 오차도 크게 발생하였던 것 같다. 4단자 회로망을 보면 이것은 h파라미터를 처음 접했던 기초회로이론의 내용과도 크게 다르지 않은 것이어서 실험하는데 크게 지장이 없었다. 측정값과의 오차도 크지
|
|
|
전류
5. 고찰 3과 4에서 그린 그래프를 비교하시오.
고찰 4의 RC 회로
주파수와 임피던스
주파수와 전류
-> RL회로와 RC회로의 주파수변화에 따른 임피던스와 전류의 변화 그래프이다. 두 회로의 그래프 모양이 반비례인 이유는 근본적으로 리
|
|
|
실험인 오디오 증폭기 설계를 통해 지금까지 전자회로시간에 배워왔던 이론과 실험한 내용들을 종합적으로 공부하고 확인할 수 있어 유익했다. 설계한 오디오 증폭기에서 스피커를 연결해 소리를 들어볼 때가 가장 뿌듯했던 시간인 것 같다.
|
|
|
실험을 통해 어떤 입력을 주었을 때 출력으로 원하는 신호레벨을 정할 수 있는 클리퍼나 클램퍼에 대해 배웠다. 다이오드, 저항, 바이어스 전원의 배치에 따라 각각 다른 레벨을 제한할 수 있다. 실험에서 구성했던 회로들 말고도 소자를 다르
|
|
|
주파수는
앞단의 주파수의 1/2배가 된다. 이는 각 단의 CLK를 앞 단에서 받아오기 때문에 그런 것이다.
- 출력단자에 LED를 연결하면서 실험을 관찰하니 마치 숫자를 세는 것 같은 느낌을 받았다. 실제
이 회로는 Q1은 제일 낮은 자리로 1을 나타
|
|
|
실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1-a : BJT 전류-전압 특성
NPN BJT 의 직류 전류이득 βDC 계산값
직류 전류이득 βDC (계산 값)
10
1.374
137.40
20
2.981
149.05
30
4.629
154.30
40
6.276
156.90
50
7.905
158.10
60
9.509
158.48
70
11.085
158.36
8
|
|
|
주파수응답
⇒ 연산증폭기에서 슬루율을 측정할시 증폭기의 폐회로이득이 1인상태에서 측정해야 하므로 결국 전압이득을 제한하는 것이다.
5. 그림 27-1의 회로에서 출력전압이 0.5㎲내에 +5V로부터 -10V로 스윙하면 슬루율은 얼마인가?
(a) 5V/㎲
|
|
메뉴펼치기
