|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
tad, LOUUS NASHELSKY 저
http://cafe.naver.com/whduddn0317
컬렉터 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://naotow1.tistory.com/23154
알파, 베타
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
|
|
|
은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의 반
|
|
|
. 역사적 고찰
테브닌 등가회로 - 1883 년 전신기술자인 프랑스인 테브닌(M. L. Thevenin) 발표
노턴 등가회로 - 벨 전화 연구실 과학자 노턴(E. L. Norton) 고안
3. 이론
회로가 복잡한 경우, 어느 두 단자 사이에 나타나는 전압이나 전류를 구하고자 할
|
|
|
회로의 소신호 증폭도 측정
10. 입력 Vin에 연결된 신호 발생기를 1kHz에서 1V의 DC 전압을 가지면서 500mVpp의 진폭을 갖는 정현파 출력을 가지도록 조정한다. 전원 전압 VCC는 12V로 고정하여 사용한다.
11. 과정 10에서 측정된 값을 이용하여 소신호
|
|
|
- Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
출력, 전달 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
|
|
|
er/100038196768
Electronic devices and Circuit theory 전자 회로
저항수치 읽는 법
http://blog.naver.com/ckmoo/140007543861
http://kr.blog.yahoo.com/jskccm/2477
Breadboard 사용법
http://pepsiman.tistory.com/122
|
|
|
회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어사전&n
|
|
|
실험장비 및 부품
- 기기 : 2채널 오실로스코우프, DMM, 함수발생기
저항 : 1k 1개, 3.3k 1개
인덕터 : 100mH
5. 실험순서 (Pspice 구현)
제목 : 실험 44. 직렬 RC회로의 임피던스
1. 실험 목적
1) 직렬 RC회로의 임피던스가 임을 실험적으로 확인한다.
2) 임피
|
|
|
회로에 매칭되었다고 한다.
3.실험 회로도 및 방법
-직류회로상의 전력 측정
(1).다음의 회로를 결선한다.
(2).전원 Vps에 10V를 전원
을 인가하고 스위치S1을
닫은후 Vps와 IL그리고
RL의 전압 VL을 측정하여
기록한다.
(3)Rc를 제거하고 저항을 측정
|
|
메뉴펼치기
