|
실험.
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
[진리표]
[논리게이트] C = x y + z (x y),
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전 1. 개 요
2. 문 제
(1) 3*
|
|
|
.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초, 강중순 외 3명 저, 북스힐, 2002, p.237~239 1. 실험 목적
2. 질문
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) XOR 게이트
|
|
|
회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정리, 간소화
∎ 실험목적
∎ 실
|
|
|
실험과 마찬가지로 실제 회로를 가정하여 시뮬레이션 되었기 때문에 발생한 Delay로, 정상적인 현상이다.
4. 고찰
이번 실험은 디지털 회로를 만드는 데 있어서 가장 기본적이라고 할 수 있는 논리 Gate 회로의 구성에 대한 실험이었다. 우리가
|
|
|
회로를 만드는 것만 해도 중간에 실수를 하여서 출력 파형이 잘못 나오는 경우도 생기는데 어떻게 설계를 하는 것인지 궁금하기도 하다.
결과 및 토론
이번 실험은 OR, XOR게이트를 만드는 것과 펄스 파형을 이용해 OR, XOR의 논리게이트를 테스
|
|
|
디지털 융합과 신지식 창조, 형성출판사
김종현(2013) 컴퓨터구조론, 생능
정병태 외(2004) 논리회로 및 컴퓨터구조실험, 홍진
한금희(2010) 컴퓨터 과학 개론, 한빛미디어
전희종 외(2009) 디지털시스템, 문운당
송주석(2007) 정보통신의 이해, 생능
|
|
|
실험순서
입력
논리레벨
(3번 핀)
출력
논리레벨
(4번 핀)
논리레벨
(5번 핀)
논리레벨
(6번 핀)
7
입력을 접지에
잠시 접촉한 경우
High
8
입력을 +5.0V에
잠시 접촉한 경우
Low
9
결함 조건 :
5번 핀 개방
Low
High
X
Low
10
결함 회로 전압
(디지털 멀티미터
|
|
|
논리게이트와 부울대수 3.1 논리연산과 논리게이트 3.2 부울대수 3.3 부울함수의 정규형 및 표준형 제4장 부울함수의 간소화 및 구현 4.1 개요 4.2 카노우 도표 방법 4.3 NAND 게이트와 NOR 게이트를 이용한 구현방법 제5장 조합논리회로 5.1 개요 5.2
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
메뉴펼치기
