|
기존 설계와 차이점 제시 (신규성, 우월성)
우월성 - 가능한 최소의 연산장치를 사용하여 구현화함
경제적인 설계가 가능하다.
불필요한 회로를 없애 충돌이 적다.
차별성 - 초보자도 쉽게 이해할 수 있는
|
|
|
실험의 타당성 :
NOR게이트면 OR의 반대값으로 NAND게이트면 AND의 반대값으로 출력되었으며
Bool대수의 정리, De Morgan의 정리, 카르노 맵 게이트, Exclusive-OR게이트 의 정리에 따라서 값이 적절하게 나왔다.
- 고찰
빵판의 한 구멍에서 여러곳으로 연
|
|
|
실험 장비를 이용한 Data 획득
4) 이론과 실제 결과 비교
나. Essential Backgrounds (Required theory) for this Lab
<Agilent 33220A Manual>[1]
.
.
.
3. 다음과 같은 회로가 있다.
(Function Generator에서 Vpp = 1V, f=1kHz, Offset=0V 인 Sine파를 인가해준다.)
<&l
|
|
|
실험의 타당성 :
NOR게이트면 OR의 반대값으로 NAND게이트면 AND의 반대값으로 출력되었으며
Bool대수의 정리, De Morgan의 정리, 카르노 맵 게이트, Exclusive-OR게이트 의 정리에 따라서 값이 적절하게 나왔다.
- 고찰
빵판의 한 구멍에서 여러곳으로 연
|
|
|
실험2,3모두 첫 번째 실험은 11.86%,5.13%로 멀티미터의 정밀도보다 크고, 두 번째 실험은 0.44%, 0.77%로 허용범위 이내의 값이다.
4. 담당조교에게 사용한 저항의 허용 최대전력 범위를 묻고, 실험 3에서 저항이 심하게 가열되지 않는 안전한 최대 전
|
|
|
기능하도록 세 개의 각각 리셋을 만들었다.
아쉬운 점이 있다면 계속 실패를 거듭하다 보니 시간이 없어서 별 기능이 없는 24시간 시계 일 뿐이었다. 그래서 이제는 추가 기능까지 되는 그런 시계를 꼭 만들어 보고싶다. 디지털시계 구현
|
|
|
정격 전압
A
B
C
D
E
F
G
H
J
K
0
1
1.25
1.6
2.0
2.5
3.15
4.0
5.0
6.3
8.0
1
10
12.5
16
20
25
31.5
40
50
63
80
2
100
125
160
200
250
315
400
500
630
800
3
1000
1250
1600
2000
2500
3150
4000
5000
6300
8000 1. 실험장비 및 부품
2. 실험방법
4. 측정값
5. 결과분석 및 토의
6. 참고자료
|
|
|
실험에서는 0에서 9까지의 10진수 중 두 수를 선택한 다음 BCD로 입력하여 더하거나 빼는 회로를 구현하였다. 7-세그먼트는 BCD 크기의 입력된 수가 10진수로 얼마인지를 나타내어 주었다. 2진 4비트 덧셈기로 이를 더해주고 exclusive-OR 게이트를 조
|
|
|
실험을 통해서 다시 한 번 실험에서 예비리포트의 중요성을 확인할 수 있었습니다. 그리고 왜 실험하기 전 실험에서 사용하는 칩의 data sheet를 확인하는 일이 중요한지도 깨달게 되었습니다.
항상 느끼는 점이지만 정말 전자회로 실험을 통해
|
|
|
회로도가 지금까지 짜여진 VHDL 코딩에서 얻어낸 심볼로 "lastalu"를 설계한 회로도 이다.
결론
- 이번 연산은 산술뿐만 아니라 논리 연산까지 수행하는 4 bit ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩으로 회로를 설계 하였는데, 처음 과제
|
|
메뉴펼치기
