|
논리회로는 NAND 게이트 또는 NOR 게이트만으로 구현할 수 있다. 이 때문에 NAND 게이트와 NOR 게이트를 범용 게이트(universal gate)라고 한다.
참고문헌
김은태, 논리회로 모의실험을 위한 시각적 표현에 관한 연구, 광운대학교, 1995
김수광, 보안 API
|
|
|
회로(논리식의 간소화)를 설계가 편리하다는 것을 실험을 통해 알 수 있었다.
또한, 드모르간의 법칙[DeMorgan's Law : (x + y)' = x' y’, (x y )’ = x’ + y’]을 이용하면 연산자와 변수로 구성된 임의의 함수가 있을 때 이 함수의 전체 부정은 연산자
|
|
|
실험 3에서 Y와 Y'에 흐르는 전압을 측정하니 약 1V가 나왔고 7400 TTL 2개의 게이트에서 입력단과 출력단의 전위차가 1V가 측정되는 것을 알 수 있었다. 실험 7. 디지털 게이트의 전기적 특성
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4.
|
|
|
논리 인버터를 체크해 본다. 함수발생기를 1㎑ TTL 펄스로 설정하라(실험 1 참조). 그림 2-6(a)에 보인 직렬 인버터를 구성하고 입력에 펄스를 인가한 뒤 회로의 입력과 출력의 파형을 비교하라. 실험 보고서의 도표 1에 파형을 스케치하라. VOLTS/DI
|
|
|
프로브
4.예상치 :
5.참고서적 :
전기전자 기초실험 (청문각)
회로이론 7e (교보문고)
http://blog.naver.com/josm3123/
http://cafe.naver.com/eleroom.cafe?iframe_url=/ArticleRead.nhn%3Farticleid=1 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
+ A'B' + BCE' + ACDE
A'B'와 ACDE의 consensus 항은 B'CDE이므로
F = A'B' + BCE' + ACDE 이다.
● 함수의 보수
- F' = 함수 : F의 보수
- F의 값을 1은 0으로, 0은 1로 바꿈으로써 구함
- F'는 드모르강 법칙에 의해 구해짐
● 심층 탐구 Pspice 1
● 심층 탐구 Pspice 2
|
|
|
논리치 1이나 0을 사용하지 않고 신호치 H나 L을 주는 것이 보통이고 이 논리치의 할당은 사용자의 편리에 따라 사용자가 결정할 수 있는 것이다.” 라는 책의 내용을 보고 알게 된 사실이다.
처음으로 실습했던 이번 실험은 조금은 어설프기도
|
|
|
논리 정리]
정 논리에 의해 입출력 변수가 결정될 때 조합 논리 회로(Combination logic network)가 어떤 함수 F로 실현된다면, 입출력 변수가 부 논리로 결정될 때에는 함수 F의 쌍대(FD)를 실현할 수가 있다. 실험 목적
① 논리게이트란 무엇인
|
|
|
결정하는데 오차의 이 두가지 원천을 분리하는 것이 가장 쉬운 것이다. 만약 모든 부품들이 적절하게 작동되고 있다면, 디지털 오차의 원인은 단순히 시스템의 resolution에 의해서만 결정된다. 1. 실험목적
2. 실험이론
3. 예비보고서
|
|
|
디지털 논리 반전기
그림 16.2 (a) 이상적인 논리 반전기의 전압 전달 특성과 (b)입-출력 전압 파형.
2.2 BJT 논리 반전기
3.준비
3.1 논리 반전기 회로의 입-출력 전압 전달 특성
4.기기 및 부품
●기기 : 오실로스코프, 함수발생기,
멀티미터, 직류
|
|
메뉴펼치기
