|
실험 과정 및 결과를 통해 부울대수(Boolean Algebra)와 드모르간의 법칙(De Morgan’s laws) 이론을 살펴 볼 수 있었는데, 디지털 회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력
|
- 페이지 5페이지
- 가격 3,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험을 통해 알아보았고, 앞으로 논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과
|
- 페이지 15페이지
- 가격 3,000원
- 등록일 2011.09.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리를 수행하는 기능으로 사용할 수 있게 한다.
TTL의 2입력 NAND 게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속
|
- 페이지 6페이지
- 가격 9,660원
- 등록일 2013.12.15
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리회로실험 A+예비보고서 1 Basic Gates
목차
1. 실험 목적
2. 실험 이론
3. 실험 부품
4. 실험 방법 및 예상 결과
5. 회로 결선도
1. 실험 목적
논리회로실험 A+ 예비보고서의 첫 번째 실험인 Basic Gates의 목적은 디지털 회로의 기초
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.08
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
[논리회로실험] 실험1. Basic Gates 예비보고서
목차
1. 실험목적
2. 실험이론
1) Logic gate란
2) AND gate (논리곱)
3) OR gate (논리덧셈)
4) NOT gate (논리부정)
5) NAND gate (부정 논리곱)
6) NOR gate (부정 논리합)
7) XOR gate (배타적 논리합)
|
- 페이지 21페이지
- 가격 3,000원
- 등록일 2025.06.07
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|