|
브레드보드에 구현한 “전자주사위”의 회로이다. 실제로 구현해 본 결과 회로는 1번 만에 이상 없이 작동되었다. 따라서 기존의 계획을 수정하지 않기로 하였다.
5. 결 과
PCB 범용기판(단면) 100mm x 200mm를 이용하여 회로를 구성하였다. 첫 번째
|
|
|
--lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result
--VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16:
|
|
|
논리회로의 간략화
D1
D2
C2
Y2
Y1
AND, OR, XOR, PASS가 가능한 연산회로
C1
● 모의 실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에
|
|
|
.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Mano, Michel D, Ciletti : 교보문고)
* http://terms.naver.com/
*http://blog.naver.com/pegacissus?Redirect=Log&logNo=8010924(74194회로) 1. 서 론
2. 이 론
3. 실 험
4. 결과 및 논의
5. 결론
6. 참고문헌
|
|
|
회로를 간략화 하는 방법이다. 진리표 또는 논리식을 보고 카르노맵을 이용하여 간략화를 한다.
2) 부울대수와 논리회로
부울대수를 이용한 논리 회로 분석의 절차는 첫째, 논리회로에 대한 부울 함수를 유도한다.
둘째, 유도된 부울함수로
|
|
|
논리 함수를 구하시오.
(나) NOT 게이트, 2입력 AND 게이트, 2입력 OR 게이트를 이용하여 최소의 비용으로
회로 구현하기 위한 논리도를 그리시오. 단, AND 게이트와 OR 게이트의 가격은
F = B'C'+A'B'D = B'(C'+A'D) = B+(C'+A'D)' = B+(C(A'D)') = B+(C(A+D'))
동일하고
|
|
|
회로를 구성하기 위해 몇 개의 트랜지스트가 필요한가?
=>옆의 회로을 표준형의 AND,OR.NOT 게이트로 그리면 아래 와 같다.그리고아래의 트랜지스트의개수는 모두18개이다.
3.10 논리함수 f(X1X2X3X4)=m(0, 1, 2, 3, 6, 8, 9, 10)에 대해 CMOS 복합 게이트를
|
|
|
코프 1대
b. 교류전압계(멀티미터) 1대
c. 교류전류계(멀티미터) 1대
d. 함수발생기 1대
e. 저항 1kΩ, 10kΩ 각각 1개씩
f. 인덕터 10mH 1개
4. 실험 방법
(1) [시정수 측정] 그림 3과 같은 회로를 꾸미고 스위치를 전원쪽으로 연결하여 충분한 시간이 흐
|
|
|
함수발생기의 출력을 일정하게 유지하는 이유를 설명하시오.
함수발생기의 출력이 변화하면 회로의 전류도 변화하게 되며 정확한 실험 결과를 얻을 수 없기 때문이다.
5. 결론
공진주파수는 식 을 실험을 통해 확인하였다. 또한 공진주파수보
|
|
|
함수 발생기 1대
e. 저항 1kΩ 4개
f. 저항 1.5kΩ, 2kΩ, 3kΩ 각각 1개씩
g. LSI741C OP-AMP
4. 실험 진행
A. 반전증폭기
(1) 그림은 1은 그림2를 실제 OP-AMP IC와 맵핑시킨 그림이다. 핀 번호에 주의하여 회로를 꾸며라.(, )
(2) 741에 전원을 공급하고, 입력단
|
|
메뉴펼치기
