|
논리(wired Logic)회로이다. 입력변화에 EK른 출력 X와 Y의 값을 측정하라.
그림3-11 개방 컬렉터 TTL NAND 게이트 결선회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 /
|
|
|
회로의 정확한 접촉을 위해 노력해야 할 것이다. 또한 계산과정에서 계산을 편하게 하기 위해 측정값들을 소수 두 번째 자리에서 반올림 하는데 숫자를 길게 하여 오차를 줄여야 할 것이다.
이번 실험을 통해 논리 회로를 간단하게 재구성 할
|
|
|
실험회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.105 ~ p.114
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.302 ~ p.306 1. 목적
2. 이론
3. 사
|
|
|
논리회로를 결선하여 A, B 입력에 따라 출력 X, Y를 측정하라.
(e)
(e)
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.29 ~ p.38
③ 디지털 시스템 / 송상훈 외7명 / 인터
|
|
|
디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.79 ~ p.92
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.462~ p.473
④ http://blog.naver.com/ssss04?Redirect=Log&logNo=60012219654
⑤ http://cafe.naver.com/radioinfo.cafe?iframe_url=/ArticleRead.nhn%3Farticleid=78 1.
|
|
|
반감산기가 두 개 사용된 것을 볼 수 있으므로, 양쪽의 빌림을하나의 OR 게이트로 연결하여 그림 4-24과 같이 표현하기도 합니다.
그림 4-24 반감산기를 사용한 전감산기
참고문헌
김학련의 디지털 공학
논리회로 홍경호 한빛미디어
|
|
|
전기전자회로실험
- 실험6. 논리조합회로의 설계 -
1.개요
◎ 논리게이트 조합으로 복잡한 논리적 함수관계 구현 및 불필요하게 복잡한 논리를 단순화 시키는 K-map 응용 방법을 익히고 don’t care 조건을 다루는 예를 실습한다.
◎ 조
|
|
|
실험에 참고한 자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것
|
|
|
함수발생기
- 오실로스코프
- 디지털 멀티미터
사용부품
- 예비보고서 참조
실험방법 및 순서
예비보고서에서 설계한 D/A 변환기를 구현하고, 그 동작을 확인하시오.
예비보고서에서 설계한 S/H 회로를 구현하고, 그 동적을 확인하시오.
예비보
|
|
|
전기 설계 공학
실험목표
╋━━━━━━━━━━───────
• 시퀀스 제어회로에 대한 이해
• 시퀀스회로와 디지털논리회로에 관한 관계 이해
• 시퀀스 제어회로를 디지털논리회로로 구현
- 퀴즈부저, 분
|
|
메뉴펼치기
