|
3.2는 3개의 NAND 게이트를 함께 묶고 이를 공통으로 풀업저항을 사용하면 출력특성이 AND동작이 이루어진다. 이를 와이어드 AND 회로라 한다.
그림 3.1, 그림 3.2 와이어 AND회로
그림 3.2를 논리식으로 표현하면 Y = Y1 Y2 Y3 = AB CD EF
위 식에서 마지막
|
- 페이지 10페이지
- 가격 3,300원
- 등록일 2012.12.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
벌써 한 학기도 지나갔다.
여지 껏 매 수업마다 수고 해주신 김성호 교수님, 이현기 조교님 정말 감사 했습니다 ^^ 목차
1. 설계 문제
2. 세부 설계 내용
3. 사용하는 기자재
4. 시뮬레이션
5. 회로 구현 결과
6. 결과 및 고찰
|
- 페이지 14페이지
- 가격 2,000원
- 등록일 2011.07.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2015.07.14
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험에서 5V를 입력할 경우 동작하지 않고, 0V(GND)일 경우 7 Segment가 모두 점등되어 8자가 나온다. 1. 논리게이트
2. 디지털 집적회로
3. 7 Segment
!!<결과레포트>!!
1. 목적
2. 이론
3. 사용기기 및 부품
4. 도면
5. 실험 및 실험결과
6. 고찰
|
- 페이지 18페이지
- 가격 3,000원
- 등록일 2011.07.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실
|
- 페이지 26페이지
- 가격 1,400원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|