|
논리 1 레벨)를 인가한 후, 오실로스코프 (또는 멀티메타)를 사용하여 출력단자의 출력신호를 측정하여 표 2-3에 기록한다.
⑤ 표 2-3의 입력에 따른 출력신호의 형태를 그림 2-6의 타이밍도에 나타낸다.
그림 2-9 OR-AND과 AND-OR 게이트 실험회로
4.
|
|
|
회로를 구성하고 가변저항을 변화시키면서 전류-전압 특성을 관측하여 기록하라.
(7) <그림 13>의 두 조합 논리회로를 구성하여 실험을 통하여 진리표를 작성하라.
6. 실험 내용 및 결과
(1) 인버터 게이트의 회로를 구성하고 0V와 5V의 값을
|
|
|
회로에서 A와 B, B와 C, C와 D, D와 E가 서로 같은 논리상태일 때는 에 0이 나타나고, 서로 다를 때는 1이 나타나므로, 만일 A~E가 이진 부호를 표시한다면 결국 ~는 이에 대한 그레이 부호를 표시하게 된다.
3. 실험기구
디지털 실험장치, 오실로스코
|
|
|
실험한 내용은 ring counter로 하나의 신호가 계속 출력단자를 순회하는 counter
실험이다. 바로 앞의 실험에서와 같은 내용이라 실험하는데 큰 무리는 없었다.
※ Ring Counter를 실험하면서 생각하였는데, 이 카운터는 논리회로에서 배운 내용인 1-out
|
|
|
전기전자회로실험
- 실험6. 논리조합회로의 설계 -
1.개요
◎ 논리게이트 조합으로 복잡한 논리적 함수관계 구현 및 불필요하게 복잡한 논리를 단순화 시키는 K-map 응용 방법을 익히고 don’t care 조건을 다루는 예를 실습한다.
◎ 조
|
|
|
논리회로입니다.
위 실험에서는 i1 , i2 두 개의 입력선을 받아 4(2^2)개의 출력선이 생성되는 결과를 보았습니다.
마찬가지로, Modelsim을이용해서 얻은 결과값과 DE2-115보드를 이용한 LED동작 상태가 일치하하다는것을 표와 실험을 통해 확인 하였
|
|
|
실험 1(a)과 (b)에서, Y는 A와 같고 Y 열에는 A가 들어간다. 실험 2(a)와 2(c)에서 Y는 항상 1과 같다. Y 열에는 1이 들어간다.
(b) 실험에 의해 증명된 표 2-13의 각 행의 입력 A와 출력 B사이의 관계를 부울식으로 표현하시오. 이 식은 논리 다이어그램
|
|
|
실험 고찰
1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
|
|
|
실험에서 핀 14(입력)와 핀 12(출력)사이의 2분주기, 그리고 핀 8과 9에서 중간 출력을 갖고, 핀 1을 입력, 핀 11을 출력으로 하는 5 분주기 회로로 구성되어 있다. 이에 대해 다음 논리도를 참조하시오.
실험 방법
CLK에 79번 pin을 assign하고 output은
|
|
|
실험값)
SC
SE
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
0
5. 4비트 2진 전가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6
|
|
메뉴펼치기
