|
회로를 결선한다.
4).전원을 VTH에 맞추고 S2를 닫고 IL를 측정하여 기록하여라.
5). 3.3k 을 연결하고 다시 IL를 측정하여 기록하여라.
6).실험 2에서의 각 저항의 측정치와 RL값 3.3k 과 1k 일때의 IL를 계산하여 기록 한다.
4. 예비 보고서
1)다음 회로
|
|
|
있어서 관련서적과 인터넷을 조사하였고, 같은 수업을 듣는 친구와 스터디 모임을 통해 어렵게나마 완성할 수 있었습니다.
1장의 그림은 p-spise 를 사용하여 회로도 및 타이밍도를 작성하였으며, 2장은 max plus를 사용하여 작성하였습니다.
|
|
|
히 효과적이다. 하지만 카르노 맵은 변수가 많아질수록 복잡해지며, 한계가 존재한다. 이러한 두 방법을 활용하면 공통적으로 논리 회로 설계의 효율성을 극대화할 수 있다. 실제 설계 과정에서는 부울대수로 논리식을 변환한 뒤 카르노 맵을
|
|
|
회로
(2) Presetable UP/DOWN 카운터 74LS192
◎ 회로 및 설명
(3) UP / DOWN 카운터 IC 74LS192
2. 99분 다운카운터 회로
(1) 99분 다운 카운터 전체회로
(2) 7segment 구동 회로와 패턴도
(3) Preset Down 카운터 회로와 패턴
(4) 사용된 논리게이트
(5) 자리
|
|
|
논리 연산 - 두수의 크기를 비교, 판단
누산기 - 산술 및 논리 연산 결과를 일시적으로 기억
가산기 - 2개 이상의 수의 합을 출력으로 하는 논리 회로
보수기 - 뺄셈을 할 때 사용되는 보수를 만들어 주는 회로
기억 레지스터 - 주기억 장치로
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사
|
|
|
회로이다. 작동형태는 XOR게이트와 동일 하다.
2.1.5 최적 회로 구성(최소소자수, 최소비용수)
회로이해 : 간단한 방법은 Toggle Switch를 이용하는 것이다. 작동형태는 위의 회로도와 같다. 이 회로는 논리 게이트를 빼고 그 대신 Toggle Switch를 이용
|
|
|
1. 개요
3개의 입력과 2개의 출력을 가지는 full adder를 설계하고, 이를 확장시켜 4-bit full adder를 설계한다.
2. 이론
- Full adder?
컴퓨터 내에서 2진 숫자(bit)를 덧셈하기 위한 논리 회로. 3개의 입력과 2개의 출력을 생성한다. 덧셈해야 할 2개
|
|
|
회로를 나타 내었다. 입력 신호는 r1fmf 통하여 반전 입력단자에 인가되며 출력은 f2를 통하여 동일 입력단자로 귀환된다는 식의 논리인데, 여기서 출력값을 보면 알수 있듯이, 반전 증폭기는 오히려 서로 입력값이 먼저 들어가게 되면 출력값
|
|
|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
메뉴펼치기
