|
회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
[진리표]
[논리게이트] C = x y + z (x y), S = x y Z
4비트 덧셈기
4. Quart
|
|
|
논리 프로브 회로
▶ 정확하게 어떻게 동작을 하는지 감이 잡히지 않아서 이렇게 Pspice로 구현을 해보아서 직접 전압을 찍어 보았습니다.
▶ 다음장의 시뮬레이션을 보면 알수 있듯이 밑의 시뮬레이션은 출력 파형을 나타낸것이고, 위의 시뮬
|
|
|
논리 인버터를 체크해 본다. 함수발생기를 1㎑ TTL 펄스로 설정하라(실험 1 참조). 그림 2-6(a)에 보인 직렬 인버터를 구성하고 입력에 펄스를 인가한 뒤 회로의 입력과 출력의 파형을 비교하라. 실험 보고서의 도표 1에 파형을 스케치하라. VOLTS/DI
|
|
|
회로를 구성하고 클럭을 1Hz로 설정하라. 클럭 펄스보다 앞서서 데이터 스위치를 HIGH 또는 LOW로 옮기면서 결과를 관찰하라. 보고서에 관찰 내용을 정리하라. 논리 1이 입력되면 패리티에 어떤 일이 생기는가? 논리 0이 입력되면 어떤 일이 생기
|
|
|
회로는 네 군대의 어느 곳에서라도 LED를 제어할 수 있는 회로이다. 회로를 구성하여 테스트하고 그 결과를 보고서에 요약하라.
♠ 참고 자료 ♠
● 그림 5-2 Pspice로 구현
▶ 회로도와는 조금 다르지만 결과값은 똑같은 값을 가지게 만들었습니
|
|
|
디지털회로실험및설계 예비 보고서 #2
( 부울대수와 카르노맵, RS Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 부울 대수로 논리식을 간소화하고, 실험으로 확인한다.
② 카르노 맵으로 논리식을 간소화하는 방법을 익힌
|
|
|
최종 Sum을 얻는다. Cout은 A와 B를 AND 연산한 결과와, A와 Cin, B와 Cin을 AND 연산한 결과를 OR 연산하여 구해진다. 즉, 캐리는 A와 B 중 하나가 1일 때 또는 A와 Cin, B와 Cin의 조건에 따라 발생한다. 이 회로의 구현은 Verilog HDL을 통해 간편하게 가능하
|
|
|
회로 설계의 중요한 기초 중 하나로, 경험과 이론이 결합하여 더 나은 설계를 이끌어낼 수 있는 경로를 제시한다.
5. 향후 연구 방향
향후 연구 방향으로는 최적화된 논리 회로 설계를 위한 다양한 접근 방법을 모색해야 한다. 첫째, NAND 게이트
|
|
|
논리기호표현 방법이 1가지뿐 아니라 2가지라는 것을 알수 있었다. (ANSI/IEEE 논리기호)
마지막으로 가장중요한 NAND게이트를 여러개를 이용해 조합을 해서 회로를 구성하면 NOT게이트 , 버퍼게이트, NOR게이트 OR게이트도 만들 수 있고 NOR게이트
|
|
|
회로 시대
프로그래밍언어
<저급언어>①기계어②어셈블리어
<프로그래머를 위한 고급언어>①절차지향 언어②객차지향 언어
<비절차어>
<함수언어,논리언어>
<비주얼언어> 컴퓨터의 변천사
1. 컴퓨터산업의 제1세
|
|
메뉴펼치기
