|
회로도
왼쪽
A=입력X
B=입력 Y
오른쪽
C=DRINK
D=ChangeA (10원반환)
E=ChangeB (20원반환)
F=ChangeC (30원반환)
G=ChangeD (40원반환)
11.검증
(정확하게 분석하지 못한 점이 아쉽습니다.)
12.자체 평가 및 향후 반영할 사항 기술
카르노 맵을 변수 5개를 이용하
|
|
|
논리를 수행하는 기능으로 사용할 수 있게 한다.
TTL의 2입력 NAND 게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속
|
|
|
회로설계가 간단하고 늘려나가기 쉽지만 초기 interval이 긴 것, 각 단계로 넘어갈 때 지연시간이 긴 것이 단점입니다. CLA는 RCA의 단점을 보완하기 위해 만들어졌지만, 4bits이상이 요구되는 복잡한 회로에 대해 캐리예측에 오히려 더 많은 시간
|
|
|
있다면 2n개의 입력 데이터 중 하나를 선택할 수 있다. 예를 들어 4×1 멀티플렉서라고 하는 것은 4개의 입력선과 하나의 출력선을 가지는 것을 말하며 이때의 선택 스위치는 2개가 필요하다.
예) 4×1 멀티플렉서
― 진 리 표 ―
입 력
선택 단자
|
|
|
과 같은 인코더 회로를 구성한다. 7432의 7번 핀은 접지하며, 14번 핀은 +5V 전압을 인가한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.
□ 시뮬레이션 결과
□ 결과 값
D3
D2
D1
D0
A
B
0
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
1
0
0
0
1
1
③ 74
|
|
|
다.
.XNOR 회로의 output은 equality의 input상태에서 high이다.
.XOR와 XNOR gate의 output은 동일한 XOR와 XNOR input state에 대해서 반대이다.
Exercise 3-2 Dynamic Response of XOR/XNOR Gate
square wave input에서 XOR와 XNOR gate의 반응을 설명하라.
DISCUSSION
.two-input XOR또는 XNOR ga
|
|
|
r gate는 pull-up 회로가 필요하다.
.low state에서 gate의 output은 약해진 전류이다.
.둘 또는 그 이상의 서로 연결된 output이 있는 open collector gate는 OR-TIE operation을 수행한다.
.OR-TIE 연결은 open collector gate의 사용이 요구된다.
Exercise 4-2 Transfer Characteristic
|
|
|
에 놓이면 Q와 Q-not은 high이다.
.SET와 RESET 입력에 low가 걸리면 RS flip-flop회로에서는 보수의 출력을 유발 하는 것을 금지한다.
EXERCISE 5-2 D-Type Flip-Flop
EXERCISE OBJECTIVE
D-type flip-flop의 특징을 밝힌다.
DISCUSSION
.대표적인 D-type flip-flop기호는 다음과 같
|
|
|
회로를 개폐하는 역할
3-상태 버스 버퍼
- 3-상태(Tri-State) 버퍼
. 3가지의 상태
. 0의 상태, 1의상태, 고저항 상태(high-impedance state)
;* 고저항 상태: 개회로와 같은 상태로서 출력이 차단되는 상태
- 3-상태 버퍼 게이트에 대한 그림 기호
. 제어입
|
|
|
회로 이용을 선언, decoder의 input x와 output d가 반전된 encoder이므로 d를 input, x를 output으로 선언, en은 그대로 input
port(
EN : in Std_logic;
D : in STD_LOGIC_VECTOR (7 downto 0);
x : out STD_LOGIC_VECTOR (2 downto 0));
end component;
begin
key1 : encoder_be
port map(EN1,D1,x1); -- en이
|
|
메뉴펼치기
