|
논리식은 다음과 같다. 이는 디코더와 유사하다.
또한 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위항 사용할수도 있으며 다수의 RAM, ROM을 이용하여 논리회로의 합성도 가능하다.
(2) 멀티플렉서를 이용한 논리회로 : XOR
|
|
|
논리식은 다음과 같다. 이는 디코더와 유사하다.
또한 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위항 사용할수도 있으며 다수의 RAM, ROM을 이용하여 논리회로의 합성도 가능하다.
(2) 멀티플렉서를 이용한 논리회로 : XOR
|
|
|
논리회로 구성을 하는 실험이었습니다. 이번 실험은 4주차 실험인 ‘논리 게이트 및 부울 함수의 구현’을 참고해야 할 부분이 많은 실험이었는데, 특히 실험의 회로에서 XOR 게이트, AND 게이트, OR 게이트, NOT 게이트를 사용할 때 4주차 실험에
|
|
|
회로 설계
- 시뮬레이션
- 회로 제작
- 소자 구입
일정 계획
≪ 표 ≫
계획 일치도 및 성과
［초기 스펙 및 계획］
• 555타이머와를 분주기를 이용하여 스위치 동작시 1분동안 맥박수 카운팅
［최종 결과
|
|
|
자료실에 올려진 74HC04N, SN74HC14의 데이터시트를 출력하여 예비보고서에 포함시키고 실험에서 참고자료로 사용하시오.
74HC04N
Pin configuration.
Logic symbol.
Functional diagram.
SN74HC14
Pin configuration.
Logic symbol
Function Table < 목 적 >
< 질문사항 >
|
|
|
회로의 구성이 잘못되지 않도록 해야 한다. 같은 기능의 gate 여서 입력이 2개와 3개의 gate는 각각의 Pin 이 다른 역할을 할 수 있기 때문이다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 래치와 플립플롭(
|
|
|
1. 목적
가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다.
나. T-플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.
다. 최대 동장 주파수와 전달 지연을 측정한다.
2. 이론
가. 4상태를 가진 상태도에 대응하는 회로
|
|
|
이번 실험은 어떠한 상태도를 보고 천이표를 그리고 그 천이표에 따른 카노맵을 만들어 현재 상태에 대한 다음 상태의 식을 구하고 그 식을 통해 D플립플롭으로 회로를 설계한 뒤, 그 회로를 브레드보드에 구성하여 결과값을 얻는 복잡하고
|
|
|
(c) Loggic 회로 (d) 진가표
논리적 부정회로
(5) NOR 회로(논리화 부정회로)
입력 A, B 중 모두 OFF 되어야 출력이 ON되고 그 중 어느 입력단자 하나라도 ON되면 출력이 OFF 되는 회로
논리식
A
B
X
0
0
1
0
1
0
1
0
0
1
1
0
(a) 유접점회로 (b) 무접점회로 (c) Loggic
|
|
|
논리 마이크로 연산을 수행하기 위해서는 논리 게이트가 필요하다.
AND, OR, XOR 및 Complement
(1) 논리 회로
기본적으로 4가지의 기본 논리를 수행하며, 회로는 다음과 같다.
그림 1.9 논리회로의 스테이지
4. 시프트 마이크로연산
표 1.5 시프트 마이
|
|
메뉴펼치기
