|
제목 : 고속 동작 덧셈기 설계
2. 설계 목적
3. 설계 내용
4. 분석
1) CLA (Carry Look Ahead Adder)
3) CSA (Carry Select Adder)
2) 4bit CLA Block 4개를 연결하여 16bit CLA 구현을 해준다.
5. 시험 및 평가
* 16 bit CLA
6. 논의사항
참고서적
|
- 페이지 8페이지
- 가격 3,300원
- 등록일 2013.07.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
보수 (Complement)
보수의 이용: 회로구성이 간단
덧셈회로만으로 뺄셈과정을 간단히하고 논리적 처리가 쉬움
정수N (n자리수, 기수R)에 대하여
보수 = Rn-N
R-1의 보수 = Rn-N-1
2. 부호의 코드화
BCD 코드
(Binary Coded Decimal)
그레이 코드(Gray
|
- 페이지 73페이지
- 가격 3,000원
- 등록일 2011.09.05
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
즉,
이다. 이때 AF는 비반전 연산증폭 회로의 이득을 나타낸다.
OPAMP의 전원공급은 BUBBLE로 표시하고 그것을 직류전원과 연결한다
입력신호와 정반대의신호가 출력됨
(a) 증폭기 모델 (b) 반전 회로
< 반전 증폭 회로>
2) 덧셈 회로
여러 개의
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2006.06.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 위에 type-B의 회로들을 각각 배치한 형태의 구조로 만들 수 있으므로 리플 캐리 가산기에 비해 2∼3배 정도의 크기로 구현할 수 있다.
그림 1. 캐리 예측 가산기
2) 조건부 가산기 (CSA : Conditional Sum Adder )
빠른 덧셈을 위한 또 하나의 방법은
|
- 페이지 6페이지
- 가격 1,300원
- 등록일 2007.09.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
. 예비보고서 및 결과보고서가 같이 들어 있습니다.
1.Logic gates
2.Logic gates-TTL gates와 deMorgan의 법칙
3. RS-Latch 및 D-LAtch
4.JK flip-flop
5.Shift Register
6. 이진계수기
7. 십진계수기
8. Decoder와 Encoder
9. 덧셈회로(Adder)
10.OP AMP
|
- 페이지 92페이지
- 가격 3,000원
- 등록일 2004.04.29
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|