|
간 영역(과도) 해석을 행하라.
9. 4ms 동안 시간 영역 해석을 행하라.
10. 출력 VOUT의 피크 간 전압은 얼마인가?
이 7V 가깝게 나옴
14. 회로의 현재 효율을 계산하고, 이를 앞에서 구한 값과 비교하라.
=10V*37.21㎃=
=
=53.75% 제목
실험 목적
실험
|
|
|
실험 결과④ (17.4.4 RL 직렬회로의 특성)
i
Z
(이론값)
(이론값)
Z
(실험값)
20.8V
0.464V
20.8V
1.5mA
7.1V
4865Ω
1257Ω
4733Ω
- 실험값 Z의 값 4733Ω이 이론값 Z의 값 4865Ω와 유사하게 측정되었다.
4. 느낀점
이번 시간에는 “RC 및 RL 직렬회로\"에 대한 실험
|
|
|
공학 3판』, 문선당, 2011, pp. 104-114. 1. 개요
1.1. 목적
2. 시스템 구성
2.1. 과제1-Full bridge converter
2.1.1. schematic 및 설정
2.1.2. simulation 결과
2.1.3. 이론값 및 결과분석
2.2. 과제2-Push-pull converter
2.2.1. schematic 및 설정
2.2.2. simulation 결과
2.2.3
|
|
|
회로이다. 그림 1과 같은 회로에서 저항 ?에 표시된 ‘Current Marker’로 측정한 전위차가
없다면 전류의 흐름은 감지할 저항 ? 에는 전류가 흐르지 않는다. 즉 회로는 평형상태에 도달한다. 1. 실험 장비
2. 실험 내용 및 방법
3. 실험 결과
|
|
|
결과 레포트
Ⅰ. 실험 목적 및 동기
▶ 주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다. 이 과정에서 FG출력전압에 의한 커패시터의 전압파형과 저항에 걸리는 전압의 변화를 확인한다. 또한 여러 가지 상황에
|
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
|
|
회로의 시정수를 계산하여 기록한다.
4) 각 저항값에 대한 출력 파형의 1주기를 모눈종이에 상세히 그린다.
5. 예상결과
(1) RC 미분회로
(2) RC 적분회로
6. 참고 문헌
전자전기기초실험 /대한전자공학 1. 실험목적
2. 실험 이론
1) 시정수(RC
|
|
|
이 된다.
6. 참고문헌
- 기초전자실험 with PSpice
P. 272 - 285 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
5. 유의사항
6. 참고문헌
|
|
|
실험을 하면서, 회로를 구성하는 선이 복잡해 잘못 연결해서 그런지 결과가 잘 나오지 않았다. 선을 다시 연결해 보니 제대로 된 결과가 나왔다. 어느덧 학기말에 치닫고 있다. 그동안 실험을 해오면서 그동안 몰랐던 디지털 회로에 대해 많은
|
|
|
정류기로서의 용도로 자주 쓰이며 그 종류에는 정류 다이오드, 제너 다이오드, 쇼트키 다이오드, 브리지 다이오드 등이 있다. 1. 실험목적
2. 실험 준비물
3. 기초 이론
4. 실험 절차 : 실험 내용 및 Pspice 모의실험 결과
5. 고찰 사항
|
|
메뉴펼치기
