|
변화 제 1장 컴퓨터와 디지털 논리회로
제 2장 데이터 표현
제 3장 논리 게이트와 부울 대수
제 4장 부울대수 간소화 및 구현
제 5장 조합 논리회로
제 6장 순서 논리회로
제 7장 레지스터와 카운터
제 8장 기억장치와 PLD
|
|
|
부울 대수(Boolean Algebra)
2.2. 기본적 또는 최소항(minterm)
2.3. 기본화 또는 최대항(maxterm)
2.4. Sum of Product와 Product of Sum
2.5. 논리식의 간단화
2.6. 카르노도(Karnaugh Map)
2.7. 카르노도에 의한 논리회로의 간소화(간략화)
3. 실험 부품
3.1. 측정기
|
|
|
요소를 나열하고 각 기능을 설명하시오.
3. 시스템 소프트웨어와 응용 소프트웨어의 차이점을 서술하시오.
.
.
2장. 연습문제(주관식)
1.조합논리 회로와 순차 논리 회로의 특징을 서술하시오.
2. F= ABC+A’B’C+AB’C를 간소화 하여라.
.
.
|
|
|
논리회로와 2단논리회로
1. NAND 게이트와 NOR 게이트
2. 범용 게이트로서의 NAND/NOR 게이트
3. TTL NAND 게이트와 NOR 게이트
4. 2단계 논리회로의 NAND/NOR 게이트 구현
Ⅷ. 논리회로와 조합논리회로
1. BINARY LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2.
|
|
|
순으로 묶는다.
5. 참고문헌
- 정보통신기술용어해설, ‘부울 대수 정리’
http://www.ktword.co.kr/test/view/view.php?m_temp1=5543
- 권오형, 2014, ‘배타 논리합 원리를 이용한 다출력 논리회로 간략화’, 한국산학기술학회논문지 제15권 제9호 1.
논리
|
|
|
전등이 하나 있다. 어느쪽 스위치에서도 전등을 켜고 끌 수 있도록 배선도를 그리시오. (힌트: SPDT (single pole double throw) 스위치를 사용하고, XOR 게이트 기능을 구현하시오.) 부울대수와 논리게이트 문제&정답
-디지털회로 설계의 기초 2장
|
|
|
사항
디지탈 논리의 기초
* 논리레벨 만들기
버퍼
인버터
AND 게이트
OR 게이트
3.참고 자료
부울 대수와 논리시의 간략화
1. 목적
2. 참고 사항
1) 부울 대수의 기본 정의
2) 논리회로의 부울 방정식
3) 논리의 간소화
3. 참고 자료
|
|
|
대수의 간소화
논리 게이트
논리 게이트
논리 게이트
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서
|
|
|
부울 대수를 통한 간소화는 회로 설계의 핵심적인 요소로 기능한다. 즉, 이러한 접근 방식이 회로 설계의 지침이 되며, 실용성과 경제성을 동시에 고려할 때 필수불가결한 방법이 된다. 1. 기본 논리 소자의 회로도 및 진리표 정리
① AND
|
|
|
제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 제6장 순서논리회로 제7장 레지스터와 카운터 제8장 기억장치와 PLD - 출제예상문제(해설포함) 총47페
|
|
메뉴펼치기
