|
DigitalMain/framekor.htm
2. http://www.e-mirim.hs.kr/cyberroom_computer/computer07.jsp(미림여자정보과학고등학교)
3. Didital Logic Application And Design, Yarbrough 실험7. 카운터
관련이론
○ 카운터
○ 비동기식 카운터
○ 동기식 카운터
실험계획
Pspice 시
|
|
|
gate와 같은 효과를 보이도록 구성 하였다.
위의 사진에서 우측 상단에 보이는 회로가 기본형 TR astable multi vibrator 이고 그 옆에 위치한 것이 ne555 astable multi vibrator 이다. 하단에 위치한 것이 TR을 사용한 astable multi vibrator의 출력중 하나를 뽑아서
|
|
|
디지탈시스템의 개요
2.수의 표현
3.여러가지 부호
4.부울 대수
5.논리식의 간단화
6.기본적인 논리회로
7.멀티바이브레이터 회로
8. 시미터 트리거회로
9. 계수회로와 레지스터
10. Shift Register
11. 연산 장치
|
|
|
게이트형(Junctcion gate type: JFET)
3) 절연 게이트(Insulated gate type : IGFET)
Ⅳ. 트랜지스터의 구조
Ⅴ. 트랜지스터의 동작원리
1. 무신호때의 동작 상태
2. 양신호때의 동작 상태
3. 음신호때의 동작 상태
Ⅵ. 트랜지스터의 기본동작
Ⅶ.
|
|
|
수행하는 TTL 종류를 나타내었다.
7480
7482
7483
74183
74283
74385
Gated Full Adder
2-Bit Binary Full Adder
4-Bit Binary Full Adder with Fast Carry
Dual Carry-Save Full Adder
4-Bit Full Adder with Fast Carry
4-Bit Adder/Subtractor with Clear
그림 8. 가산기 기능을 갖는 TTL
|
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
digital logic gate를 사용하여 구현한다. Ⅰ.Feed back에 의한 분류
1.Positive feedback
2.Negative feedback
3.No feedback
Ⅱ.입력 단자에 의한 분류
1.Inverting amplifier(반전 증폭기)
2.Non-Inverting amplifier(반전 증폭기)
Ⅲ.발진기
1.정현파 발생기
2.구형파,
|
|
메뉴펼치기
