|
실험에서는 Verilog HDL의 기본 문법과 구조를 이해하고 간단한 디지털 회로를 설계함으로써 하드웨어 설계의 기초를 다질 필요성이 있다. 실험을 통해 학생들은 기본적인 논리 게이트에서부터 복잡한 조합 논리 회로 및 순차 논리 회로에 이르
|
|
|
Digital Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8. http://blog.naver.com/r2adne?Redirect=Log&logNo=120155040778 1. VHDL의 뜻
2. VHDL이 만들어진 배경
3. VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6
|
|
|
실험 제목
2. 실험 목적
3. 실험 장비
4. 관련 이론
5. simulation
1. 실험 제목
NAND2와 NOR2"이다. 본 실험의 목적은 Verilog HDL을 활용하여 기본적인 디지털 논리 회로인 NAND 게이트와 NOR 게이트를 설계하고 이를 FPGA를 통해 실제로 구현하
|
|
|
and the other for decimal magnitude. Positive sign is not required. Design and simulate the circuit using Verilog HDL before starting the hardwired circuit implementaiton. The BCD to seven-segment display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bi
|
|
|
논리 회로의 기능을 명확히 이해하고, 실험과 시뮬레이션을 통해 이론과 실제의 차이를 좁힐 수 있는 중요한 도구이다. 이를 통해 얻은 경험은 디지털 회로 설계의 기초를 다지는 데 큰 도움이 된다.
5. 기대되는 결과
조합 논리 회로 실험을
|
|
|
실험을 통해 학습자는 Verilog HDL을 사용하여 다양한 디지털 회로를 모델링하고 시뮬레이션하는 능력을 기를 수 있다. 이번 실험에서는 기본적인 논리 게이트부터 시작하여 복잡한 조합 논리 회로 및 순차 논리 회로 설계에 이르기까지 단계적
|
|
|
디지털 회로에서 가장 기본적인 아날로그이며, 이들 회로는 이진수의 덧셈을 수행하는 데 필요한 논리적 기능을 제공한다. 실험의 첫 단계로 반가산기를 설계하는데, 반가산기는 두 개의 이진수를 입력으로 받아 합 및 캐리 비트를 1. 실
|
|
|
로그램을 통해 구현한 AND-OR-AND 게이트 회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업을 들으며, 과제들을 통해 여러 논리와 게이트들을 이해
|
|
|
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) 조합 논리회로와 순차 논리회로
2) 래치와 플립플롭
3) SR latch
4) Gated SR latch
5) Gated D latch
6) Master-slave D flip-flop
|
|
|
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Decoder
2) Encoder
3) BCD (binary-coded decimal) 코드
4) BCD-to-7-segment decoder
3. 사용 부품
1) 74LS47
2) 74LS148
4. 실험 과정 및 예
|
|
메뉴펼치기
