|
회로라 한다. 그림 3.2를 논리식으로 표현하면 식(3-1)과 같이 된다.
Y =Y1 Y2 Y3
=AB CD EF
식(3.1)에서 마지막 항은 각 변수에 OR를 취한뒤 반전된 형태이다. 드모르간의 정리를 dldydgkaus 식(3.1)은 다음과 같이 된다.
Y=AB+CD+EF
드 모르간의 정리를 이용하
|
|
|
디지털논리 회로 실습 레포트
1) 4비트 전가산기를 이용하여 8비트 전가산기를 설계하시오. 8비트 전가산기를 이용하여
입력데이터 11010001과 00001100을 가산한 결과를 기술 하시오.
2) 다음 식의 논리 회로를 그리고 파형을 구하시오. 부울 대수
|
|
|
요소
보드
회로의 기반
납
단자들을 간 연결
전선
전류가 통하도록 연결
전지 (1개)
12V 전원
330옴 저항 (6개)
세그먼트에 Vcc 연결 시 전류 양 조절
0.33/0.1uF 캐패시터 (각 1개)
12V 전압->5V 전압 변경 시 필요한 요소
(2) 사용 부품
|
|
|
논리회로로 나타내어라.
④ 논리 게이트를 이용하여 회로를 구성하고 입력을 진리표와 같이 변화시키면서 출력 F의 상태를 확인하여라.
회로
결과
검토 4비트의 BCD 입력 중에서 그 수가 짝수일 때, 출력이 1이 되는 회로를 설계하여라.
w
x
y
z
F
|
|
|
실험을 하는데 있어서 중요한 부분이다. 회로도를 설계하는 것이 끝이 아니라 그 외의 많은 복합적인 요소들에서도 많은 깨달음이 있었던 첫 프로젝트였다. 두 번째 프로젝트에서는 좀 더 완벽한 실험을 해 보이겠다.
논리회로실험 및 설계
|
|
|
를 참조하여 그림과 같은 디코더 회로를 구성한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 여기서 인에이블 단자인 4번, 5번 핀은 접지하고, 6번 핀은 +5V의 전압을 인가한다.
C
B
A
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
0
0
1
0
0
|
|
|
반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.
전가산기 : 두 개의 비트 A, B와 밑자리로부터의 자리올림 C1을 더한 합 S와 윗자리로의 자리올림 C0를 출력하는 조합회로이다. 가산
|
|
|
상태를 기록하여라.
E'
S1
S0
D0
D1
D2
D3
Y
1
X
X
X
X
X
X
0
0
0
0
0
X
X
X
0
0
0
0
1
X
X
X
1
0
0
1
X
0
X
X
0
0
0
1
X
1
X
X
1
0
1
0
X
X
0
X
0
0
1
0
X
X
1
X
1
0
1
1
X
X
X
0
0
0
1
1
X
X
X
1
1
회로
결과
시뮬레이션
74138과 7404 IC 핀 배치도를 참조하여 그림과 같은 디멀티플렉서 회로를
|
|
|
도를 참조하여 아래 회로를 구성한다. 7404, 7408, 7432의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. A와 B에 입력을 표와 같이 변화시키면서 출력 상태를 기록하여라.
B
A
X
0
0
0
0
1
1
1
0
1
1
1
0
시뮬레이션
회로
결과
7400 IC 핀 배치도를 참
|
|
|
회로 구성을 바꾸어서 어떤 상황 아래에서만 빨리 동작하도록 만들었기 때문이다. 말하자면 메인보드에 캐시메모리를 사용하는 것과 동일하다.
RDRAM(Rambus DRAM) RDRAM은 램버스사에서 개발한 새로운 형태의 DRAM으로서 1바이트당 2ns의 빠른 버스
|
|
메뉴펼치기
