|
실험에 대한 고찰 >
이번 실험에서는 flip-flop을 이용하여 3가지 shift연산을 수행하는 shifter을 설계하였는데 이전의 실험들과는 다르게 componenting을 할 필요가 없었다. 여태까지 설계할 때에는 port mapping 하는 것에서 애를 많이 먹었었는데, 이
|
|
|
회로
▷ 2진 가산기의 출력
D = A + Y + Cin
▷ 회로의 동작결과는 <표 4-4>에 보여진다
논리 마이크로 연산
◎ 논리 마이크로연산
- 레지스터에 저장된 비트열에 대한 2진 연산으로서 각 비트를 독립된 2진 변수로 가정하여 연산을 수행
-
|
|
|
회로상의 파형과 시간에 따른 연속적인 변화량을 볼 수 있으므로 DMM과 같이 쓴다면 교육적 효과가 더 커질 것을 생각된다.
어쨌든, 이런저런 일들로 무사히 마친 이번 실험은 정말 힘들었지만, 회로동작에 있어서 예상치 못한 오류가 발생할
|
|
|
실험 자료실에 올려진 74HC04N, SN74HC14의 데이터시트를 출력하여 예비보고서에 포함시키고 실험에서 참고자료로 사용하시오.
74HC04N
Pin configuration.
Logic symbol.
Functional diagram.
SN74HC14
Pin configuration.
Logic symbol
Function Table < 목 적 >
< 질문사항
|
|
|
회로를 그리시오.
표 4.5를 찾을 수가 없습니다.
4.11 복호기의 반대 기능을 갖는 회로를 부호기(encoder)라 한다. 즉, 부호기는 2n개의 서로 다른 정보를 n비트 2진 코드로 바꿔 주는 조합 논리회로이다. 4x2 부호기를 설계하시오.
4.12 MUX의 반대 기능
|
|
|
회로를 설계하시오.
F(A,B,C) =
BC
A
00
01
11
10
0
0
1
3
2
1
4
5
7
6
EPI1 = = BC
EPI2 = = AC
EPI3 = = AB
F(A,B,C) = = EPI1 +EPI2 +EPI3 = BC + AC + AB
A
B
C V
3.3 다음의 논리함수들을 SOP와 POS의 형태로 간략화 하시오.
Input variable
Minterm
Maxterm
Output
a
b
c
Term
Designation
Term
Designati
|
|
|
하여 비동기입력 프리세트와 클리어 입력을 갖는 SR 플립플롭을 설계하시오.
sol)
6.8 그림 6.12의 2번과 6번 게이트의 입력에 비동기 입력인 클리어 단자를 연결하시오.
sol)
6.9 두 클럭 전의 입력과 같은 출력을 갖는 동기 순서논리회로를 JK 플립
|
|
|
메모리, 동적 메모리, PROM, EPROM 등을 조사하고, 제조회사와 모델명, 크기 등의 항목으로 정리하시오.
제조회사
모델명
크기
정적 메모리
SAMSUNG
KM62256DLP-7
256K
LG
GM76C88AL-15
64K
DALLAS
DS1225Y-150
64K
SAMWHA
KM6865BP-20
1M
동적 메모리
SAMSUNG
KM41C256P-7
256K
HYUNDA
|
|
|
회로에서 초기 상태가 상태 6 또는 7일 경우의 상태 천이 과정을 설명하시오.
sol)
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
A
B
C
JA
KA
JB
KB
JC
KC
0
0
0
X
X
X
X
1
X
0
0
1
X
X
1
X
X
1
0
1
0
X
X
X
X
1
X
0
1
1
1
X
X
1
X
1
1
0
0
X
X
X
X
1
X
1
0
1
X
1
0
X
X
1
JA = 1
BC
A
00
01
11
10
0
x
x
1
x
1
x
|
|
|
논리 함수를 구하시오.
(나) NOT 게이트, 2입력 AND 게이트, 2입력 OR 게이트를 이용하여 최소의 비용으로
회로 구현하기 위한 논리도를 그리시오. 단, AND 게이트와 OR 게이트의 가격은
F = B'C'+A'B'D = B'(C'+A'D) = B+(C'+A'D)' = B+(C(A'D)') = B+(C(A+D'))
동일하고
|
|
메뉴펼치기
