|
논리 함수를 구하시오.
(나) NOT 게이트, 2입력 AND 게이트, 2입력 OR 게이트를 이용하여 최소의 비용으로
회로 구현하기 위한 논리도를 그리시오. 단, AND 게이트와 OR 게이트의 가격은
F = B'C'+A'B'D = B'(C'+A'D) = B+(C'+A'D)' = B+(C(A'D)') = B+(C(A+D'))
동일하고
|
|
|
(CC등이 켜진 상태) 될 경우에는 즉시 출력 전압을
0으로 내리고, 부하의 이상 유무와 5에서의 값을 점검해야 한다. 문제가 해결되면 6 또는 8부터
다시 시작한다.
10.부하에 제 2의 다른 전원이 연결되는 경우, 이 때 전압이 본 전원 공급기의 출
|
|
|
.
74_163 Modulo 16 Counter
P 와 T 는 Enable 단자로
값이 1로 입력 되었을 때 CLK 값에 따라 출력이
결정된다 사용 칩에 대한 설명
회로 동작 원리
회로 변경의 이유
Modulo 6 카운터 설계 과정
상태도
진리표
카르노 맵
최종 회로도
|
|
|
1. 설계 목표
VHDL으로 프로그램 작성 후 이를 알테라DE2 보드로 실현시킨다. 7-세그먼트를 통해 기본적인 시계기능을 100분의 1초를 만들어서 구현한다. 또한 시간을 분을 나타내는 기능 위에 스위치를 누르면 100분의 1초를 구현한다.
2. 설
|
|
|
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 = 00
|
|
|
회로 모양이다. 따라서 클럭 펄스가 들어올때마다 출력이 바뀌게 되며, 이 관계가 그림 5(c)의 진리표에 표기되어 있다. 또 T플립플롭의 표시기호는 그림 5(b)와 같고 이때 T는 클럭펄스를 나타낸다.
T
Qn+1
0
1
Qn
Qn
(a) 회 로 (b) 표시기호 (c) 진리표
|
|
|
회로기호 , 진리표 및 부울대수식
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
자. 드모르간의 법칙
- 제1정리 : (A+B)' = A'*B'
- 제2정리 : (A*B)' = A'+B'
차. 부울대수
- 영국의 수학자 부울의 이름에서 유래된 대수로서 부울대수를 이용하여 간략화 된
논리회로
|
|
|
이러한 문제를 해결하기 위해 출력을 반전시켜 X가 LOW 논리 레벨로 LED를 켜도록 사용된다. 그림 8-5의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하기보다는 수요하도록 반전되어 있다.
5. 그림 8-5의 회로는 단
|
|
|
+ b′
bc a
0
1
00
1
1
01
1
1
11
1
0
10
1
0
East
a b c
←G
YG
R
0 0 0
0
0
1
0 0 1
0
0
1
0 1 0
0
0
1
0 1 1
0
0
1
1 0 0
0
0
1
1 0 1
0
0
1
1 1 0
1
0
0
1 1 1
0
1
0
←G = a b c′ , YG = a b c , R = a′ + b′ 1. 실험제목
2. 실험개요
3. 상태변화표
4. 상태변화표에 따른 카노맵 작
|
|
|
번호가 순서가 다른지 반대의 결과가 나왔다. 번호를 살짝 바꾸어 다시 실험해보니 제대로 나왔다. 무엇보다 이런 방식으로 우리가 코딩한 프로그램이 기기로서 구현이 된다는 사실을 확인한 것이 큰 소득이었다. 1. 결과 분석
2. 토의
|
|
메뉴펼치기
