|
회로도
6. 실험 절차
(1) 디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR
을 0->1로 하여 모든 플립플롭들을 해제 (clear)시키고 CLK에 클럭 펄스를
하나씩 트리거 시키면서 의 논리 상태를 측정하여 표 1(a)에 기록한
다
|
|
|
논리 회로를 알아보자. 출력 데이터는 선택된 입력 데이터와 같다. 입력 데이터와 선택 입력 항을 사용하면 출력에 대한 논리식은
일반적으로 2n×1 라인 멀티플렉서는 각 AND 게이트에 대해 하나씩 2n개의 입력선을 첨가함으로써 n×2n 디코더로
|
|
|
회로에 대해 슈미트 트리거의 히스테리시스 특성은 잡음 섞인 상승 시간이 느린 신호를 거의 이상적인 디지털 신호로 바꾸는데 매우 유용하다.
요약적으로 슈미트트리거 회로는 그림 12에서와 같이 두 개의 상반되는 동작 상태를 갖는 것으로
|
|
|
회로도 (i)를 구성하고 J, K를 표 7과 같이 변화시키면서 CLK 신호를 가해 Q와 의 논리상태를 측정하여 표 7(a)에 기록한다.
(11) 회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비
|
|
|
디지털공학개론) / 7 디지털공학개론_v1.0(220127) (1).pdf
고속 분산 멀티미디어 서비스를 위한 공유매체 접속제어 프로토콜의 성능분석 및 집적회로 구현 (II부:HCR 프로토콜용 집적회로 설계) / 강선무, 이종필, 송호준, 김대영 / 한국통신학회 / 1997
|
|
|
논리 회로
(b) 타이밍도
[그림 2] 2비트 동기 2진 카운터
[그림 3] 2비트 동기 2진 카운터의 상태 변이도
카운터의 종류,
비동기 카운터, 동기 카운터, 병렬 입력 2진 카운터, 링 카운터, 존슨 카운터
4. 참고문헌
디지털 실험, 이재곤 저, 신화전산기
|
|
|
회로나 회선
④ 최근 대부분 링크는 디지털화 되었고, 링크에 직접 연결되는 노드 자체는 디지털장비로 구현
※ 인터넷 주소 개념
① MAC Adress : 가장 근원적인 고유 주소, 16진수 12자리 예)00:10:5a:68:d4:28
② IP Adress ③ Domain Name : 계층구조
※ Subn
|
|
|
회로를 얻을 수 있다.
이 회로는 NAND 게이트 입력이 상한 전압보다 낮으면 출력이 높은 상태에 머무르게 되고 상한 전압에 이르면
출력 전압이 낮아져서 하한값까지 방전되었다가 다시 높은 상태로 전환되는 성질을 이용한 것이다
디지털 회
|
|
|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
회로 속도제어에 대한 이해를 높일 수 있었다. 모터는 산업계의 많은 분야에서 이용되어지고 있고 응용분야 또한 VCR, OA기기, NC공작기계, FA기기 산업용 로봇 등 다양한 분야로 확대되고 있다. 이런 응용분야를 이해하기 위해 또한 DC 모터 서보
|
|
메뉴펼치기
