|
카운터를 설계하라.
해답
- 0에서 9까지 카운트한 후 다시 0으로 돌아가야 한다. 즉 10에서 리셋해야 한다.
- 2진으로 10까지 카운트하기 위해 4개의 플립-플롭이 필요하다.
- 10(10102)은 최상위 비트(23)와 21비트에서 1을 갖게 되므로 하나의 NAND게이
|
|
|
폭넓게 이용된다. (1/10의 주파수 Device) 1. Gate 소자와 Flip-Flop 소자의 차이점
2. Switch Debounce
3. Data Register
4. 4 bit의 2진 카운터
5. 4bit 데이터 병렬로 Loading 하여 직렬로 출력하는 Register 전송회로
6. JK F-F을 이용한 십진 카운터
|
|
|
플롭의 상태가 전 상태와 입력에 영향을 받게 되어 다음 상태를 조정할 수 있다는 것이다. 처음에는 이 회로가 카운터 역할을 하는줄 알았는데 분석을 해 보니 전혀 그렇지가 않았다.
Reference
참고도서
(디지털 논리와)컴퓨터설계 Mano, M. Morris
|
|
|
3P
3. 부품 및 기기 …………………………… 3P
4. 실험순서 ……………………………… 3P
5. 2진 계수기(Binary Counter)란? ,4 4P
6. 실험과정 ………………………………… 5P
8. 소감 및 고찰 ……………………… 6~7P
|
|
|
비동기식 계수기와는 틀리게 클럭 펄스가 모든 플립플롭에 동시에 인가된다. 그리고 IC로 이용할 수 있는 많은 동기 카운터는 프리셋이 가능하도록 설계 되어 있다. 다시 말해서 이것들은 비동기나 동기적으로 시작점을 미리 조작할 수 있고
|
|
|
counter는 정확히 정의된 한정 상태 기계이므로 일반적인 상태기계를 구현하는 방법에 의해 상태도로부터 적절한 플립플롭을 사용하여 구현하는 것이 바람직하다.
출처-네이버
실험
JK Flip Flop을 이용한 3 비트 UP 카운터 JK Flip Flop을 이용한 3 비
|
|
|
설계방법이 간단하나 전파 지연시간의 누적에 의해 장시간 지나면 오차가 발생한다.
○ 타이밍 차트를 이용
- 10진 카운터를 비동기식으로 구성한 예
동기식 카운터(synchronous counter)
○ 설계방법이 어려운 반면에 정확하다.
○ 순차논리회로
|
|
|
회로의 설계와 구현 과정에서 여러 중요한 포인트를 확인할 수 있었다. 실험에서는 다양한 플립플롭을 사용하여 레지스터와 카운터를 구성했고, 그 결과 회로의 동작 방식과 타이밍을 실제로 검증해보는 경험을 했다. 특히, 비동기식과 동기
|
|
|
카운터를 직접 설계하는 번거로움을 덜수 있
었고 앞으로 카운터를 이용할땐 플립플롭으로 카운터를 설계하는것 보다는 161소
자를 사용하는것이 간단함을 느낄수 있었던 실험이었다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨
|
|
|
설계되었다는 것을 실험을 통하여 이해할 수 있었다. 그리고 3번 실험에서 사용한 74LS161 IC는 16카운터 소자로서 이 소자를 이용해서 더욱 큰 카운터를 만들 수 있다는것도 생각해 봤다.
그리고.. 오실로스코프 사용이 미숙하여, 오실로스코프
|
|
메뉴펼치기
