|
과제는 4 to 1 MUX를 설계하는 것인데, 100ns에서 5ns마다 s값이 00,01,10,11순서로 바뀌게 되며 이는 always구문에
의해서 위와 같이 된다. 위의 출력되는 과정을 간단하게 100ns에서 180ns까지의 변화를 통해서 설명하면 100ns에서 120ns
의 경우에는 입력되
|
- 페이지 6페이지
- 가격 6,300원
- 등록일 2016.03.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
:0] min_a;
reg [5:0] min_b;
reg [4:0] min_a;
initial
begin
min_a = 0;
min_b = 0;
end
always @(posedge c1k_c or posedge reset)
begin
if(reset)
begin
min_b<=4'd0;
min_a<=3'd0;
end
else if (c1k_c)
begin
if(comma_a==4'd9 & sec_b==4'd9 & sec_a==3'd5)
begin
if(min_b==4'd9)
begin
min_b<=4'd0;
|
- 페이지 15페이지
- 가격 2,300원
- 등록일 2012.03.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
, 진리표구현, 상태도구현
3.베릴로그구현
- module code 구현(모듈코드)
- timing bench 구현(타이밍밴치)
- 각 코드별 주석 설명되어있습니다.
4.타이밍도
- CLK(클럭)값에 의해 값이 바뀌고 타이밍밴치에의해 값이 설정되어 변하는값 확인가능
|
- 페이지 25페이지
- 가격 3,000원
- 등록일 2014.06.21
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
부울함수의 정규형(최소항의 합형태)을 구하시오.
(2) 진리표에 해당하는 카르노 도표를 그리시오.
(3) 3.(2)번에서 작성한 카르노 도표를 이용하여 간소화된 부울함수를 구하시오.
(4) 3.(3)에서 간소화된 함수로 논리회로도를 작성하시오.
|
- 페이지 6페이지
- 가격 4,500원
- 등록일 2024.06.16
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털논리 회로 실습 레포트
1) 4비트 전가산기를 이용하여 8비트 전가산기를 설계하시오. 8비트 전가산기를 이용하여
입력데이터 11010001과 00001100을 가산한 결과를 기술 하시오.
2) 다음 식의 논리 회로를 그리고 파형을 구하시오. 부울 대수
|
- 페이지 3페이지
- 가격 8,400원
- 등록일 2015.05.21
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|