|
금지
- 타이밍도
○ J-K 플립플롭
- 정 의
R-S 플립플롭과 AND 게이트로 구성되며, R-S 플립플롭의 금지조건이 해결된다. 즉, 입력 J, K에 모두 1이 입력되면 현재상태의 반전된 출력을 얻을 수 있어 안정된 상태를 유지할 수 있도록 한 것이다.
- 내
|
|
|
ff0
디지털타임스, 2021.05.10. “전셋값 안정시킨다더니…서울 강남구서 평당 1억 찍었다”
http://www.dt.co.kr/contents.html?article_no=2021051002109932036001&ref=naver
이근복, (2020). 주택시장 및 도시 특성을 이용한 공시가격 결정 개선방안 연구, 영산대학교 일
|
|
|
디지털공학실험 ? VHDL실습(D-FF,JK-FF,Counter) 결과 보고서
※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다.
|
|
|
1
1
1
1
0
0
1
0
0
1
0
0
0
1
2
0
1
0
0
0
1
1
0
1
1
3
0
1
1
0
1
0
0
0
0
1
4
1
0
0
0
1
0
1
1
1
1
5
1
0
1
0
1
1
0
0
0
1
6
1
1
0
0
1
1
1
0
1
1
7
1
1
1
0
0
0
0
0
0
1
Y=1
Up
0
0
0
0
1
0
0
1
0
0
1
1
0
0
1
1
0
1
0
0
1
1
2
0
1
0
1
0
1
1
0
0
1
3
0
1
1
1
1
0
0
1
1
1
4
1
0
0
1
1
0
1
0
0
1
5
1
0
1
1
1
1
0
0
1
1
6
|
|
|
FF회로
(5) 데이터 셀렉터(Data Select)
(6) 디코더(Decoder) 회로
(7) 구동회로와 전류
3. 디지털 무드 스타의 조립
(1) 표현기의 패턴도
(2) 점퍼(Jumper)의 가공과 배선
(2) 케이블의 가공과 연결
(3) 오디오 신호 변환 회로의 패턴
(4) 디지털 무드
|
|
메뉴펼치기
