|
회로에 주로 사용한다.
- 내부구조
- 진리표
CK
D
Qn+1
비고
0
X
Qn
불변
1
0
Qn
불변
1
1
n
반전
- 타이밍도 1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF 상태에
|
|
|
반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.
전가산기 : 두 개의 비트 A, B와 밑자리로부터의 자리올림 C1을 더한 합 S와 윗자리로의 자리올림 C0를 출력하는 조합회로이다. 가산
|
|
|
연산자와, 현재 더해지고 있는 연산자, 누산기에 저장된 결과,
그리고 시프트된 결과들을 저장하기 위한 공간을 가지고 있다. ALU 내의 비트의 흐름과,
그 안에서 수행된 연산들은 게이트 회로에 의해 통제되는데, 게이트 회로는 다시 각 연산
|
|
|
연산회로
▷ 2진 가산기의 출력
D = A + Y + Cin
▷ 회로의 동작결과는 <표 4-4>에 보여진다
논리 마이크로 연산
◎ 논리 마이크로연산
- 레지스터에 저장된 비트열에 대한 2진 연산으로서 각 비트를 독립된 2진 변수로 가정하여 연산을 수행
|
|
|
회로를 설계하면 다음과 같다.
5. 고찰
이번에는 기본적인 진법의 개념과 사칙연산에 의한 보수관계에 대해서는 비교적 이해가 쉬웠다. 그러나 VHDL 설계시에 많은 시간이 소요되었다. 물론 Graphic Editor를 사용할 때는 비교적 회로의 구현이 쉬
|
|
메뉴펼치기
