|
1. 실험 측정치
1) 테브난의 등가회로
V= 12v, R1= 20KΩ, R2= 20KΩ, R3= 30KΩ으로 설정하였고 RL을 60KΩ, 80KΩ.120KΩ를 선택하였다. 각각의 저항에 걸리는 전압과 전류의 실험값을 표로 나타내면 다음과 같다.
60KΩ 80KΩ 120KΩ
전압 3.571V 3.937
|
|
|
1. 사전 지식
1.1 RL회로
2. 실험 절차
2Vp-p, 100kHz의 구형파
Vi
VL
크기
1.91V
1.520V
주기
9.96μs
9.98μs
시정수
1.14μs
⇒출력그래프가 예상과 다른 모양으로 출력되었다. 시정수는 1μs이고 주기는 10μs이기 때문에 양에서 음, 음에서 양으로 입력이 변할
|
|
|
보는 것이었다.
직접 브레드보드에 회로를 구성해 측정하는 것은 늘 오차가 발생하고 실험결과 값에 확신도 없었는데 max-plus2 는 회로 구성도 소자를 쉽게 개수대로 불러와서 쉽게 오차의 유무도 알려주고 결과도 잘 내주었다. 앞으로 예비
|
|
|
회로도
․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․
3. 팀 구성 및 역할 분담
․ ․ ․ ․ ․ ․ ․ ․ ․ ․
|
|
|
검토 및 토의
실험5의 목적은 옴의 법칙을 이용하여 저항기의 직,병렬 회로에서 전압 강하와 상승을 이해 하고,전류 측정법을 익히고, 회로상에 분류기와 분압기를 첨가하여 전류계와 전압계의 동작범위를 조절하는 방법을 배우는 것 이였다
|
|
|
의 게이트회로를 그림8(a)의 회로로 바꾸어라. 스위치 S2는 개방한다.
(7) VDD와 VGG를 0V로 맞추고, 스위치 S1, S2를 닫아 전원을 넣는다.
(8) VGS=-0.25V가 되도록 VGG를 조정한다. 실험순서 (9), (10)에서도 이 전압치를 유지한다.
(9) VDS=0V일 때 ID를 측정하
|
|
|
알았다. 이를 개선하여 이번 실험에서부터는 저항기를 빵판에 꽂은 상태로 저항기의 값을 재 보다 정확한 실험 데이터를 얻을 수 있었다.
이번 실험에서는 그 동안 다뤄보지 않았던 병렬회로를 직접 구성해 보고 병렬 회로내에서는 전압이 항
|
|
|
에 대한 출력 파형
(a) 정현파 입력 (b) 미분파형 (c) 적분파형
미분파형과 적분파형의 관계
5. 실험 방법
미분회로
1. , 으로 하고 입력파형을 1kHz, 10Vp-p 인 구형파로 바꾼 후 오실로스코프의
채널 1에는 입력을, 채널 2에는 출력을 연결한다.
2.
|
|
|
연산증폭기 특성
-요약문-
이번 실험에서는 UA741 연산 증폭기의 슬루율을 측정하고 공통모드제거비(CMR)를 계산 하여 데이터 시트값과 비교하여 본다.
-실험 내용-
실험 1. 슬루율 결정
(1) 회로도
=0v ~ -5v
t = 10us
SR=V/t = 5V/10us=0.5V/us
uA741 데이터시
|
|
|
실험 내용과 방법
1. 1kΩ의 저항과 0.1uF의 콘덴서로 회로를 구성한다. (그림 1. 참조)
2. 파형발생기를 이용하여 Vs(t)에 구형파 인가
peak - to - peak 5V , 주기 = Time constant의 20배 이상.
10KHz 의 주파수 인가
3. Time constant 를 측정하고 이론치와 비교하
|
|
메뉴펼치기
