|
실험에서는 과도 응답과 정상상태응답에 관해서 살펴보기로 하겠다.
회로함수
에서 의 초기치를 라 하고, 를 높이 인 계단함수(Step Function),
즉 로 걸어주면, 그해는 에 대해서
가 됨을 쉽게 알 수 있다.
즉, 그림1 회로에서 커패시터의 초기전
|
|
|
0일때와 B가 1일때의 를 측정하자.
B=0일때
B=1
⑥ logic equation11을 만족하는 회로를 구성한 후 B가 0 또는 1일때의 입력과 출력의 전압을 측정하자.
B=0일때
B=1일때
8. 논리회로 간소화
실험목적
BCD - 부당한 코드 탐지기의 진리표를 나타낸다.
논
|
|
|
있었고, 이상적인 특성과 약간 다름을 알 수 있었다.
2.2 입력 바이어스 전류 및 옵셋 전류
2.2.1 실험 회로도
회로도
브레드보드 구성
2.2.2 실험 방법
1) 위와 같이 회로를 구성하고 디지털 멀티 미터를 사용하여 연산 증폭기의 입력 단자에서 전
|
|
|
회로의 선형동작영역 실험결과 (표 6-1~표 6-4)에서 구한 전류증폭률 의 평균값 를 구하여라.
그림 6-10의 트랜지스터 이미터 공통회로를 해석하여라.
단, 사용한 트랜지스터 소자의 전류증폭률 =200, 베이스와 이미터 사리의 도통전압 =0.7V, 컬렉
|
|
|
회로 설계
회로설계를 위한 전압 전류 저항 값
사용되어진 저항
V
U
10V
5mA
2kΩ
560
4.7k
1.2k
470
회로 설계 후 측정한 전압, 전류, 저항값
V Applied
10V
1.99mA
1.984k
실험결론
이번실험은 직렬 및 병렬로 연결된 저항의 성질을 알아보는 실험으로 같은 저
|
|
|
회로 내에서 적당한 형태로 대치하여야 한다. 전압원은 (단락회로)로, 전류원은 (개방회로)로 대치한다.
-------------------------------------------------------------------- [예비 Report] -2 pages
1. 실험 목적
2. 실험 기구
3. 배경 이론
- 중첩의 정리, 가역
|
|
|
1.654
4.83E-04
8.29E-06
100
0.515
0.517
5.15E-05
2.59E-03
① 축전기 양단과 저항 양단의 시간에 따른 측정 전압
② RC 회로의 시간 상수 τ 의 실험값 (τ 실험)과 이론값 (τ 이론)의 비교
τ 실험
τ 이론
오차
39.88 s
39.6 s
3.21
③ 그래프
[2] 결과 분석
① 축전기
|
|
|
회로
Z=R+L, , 이므로 이 식들에 크기를 대입하면 L값을 구할 수 있습니다. 위의 식으로 구한 인덕터의 값은 으로 페이저 영역으로 바뀐 것 이므로 다시 바꿔줘야 합니다.
실험
(1) <그림 18.1(a)>의 회로 (R=1 [k], C=0.01 [uF])를 구성하고 함수 발생
|
|
|
옴의 법칙과 키르히호프법칙의 사용이 필요할 수도 있다.
노튼 저항 RN은 앞의 실험에서 테브닌 저항을 구할 때 사용했던 방법을 이용하여 다음과 같은 과정으로 구한다. 본래의 회로망에서 부하를 개방한다. 모든 전압원은 단락 시키고 내부
|
|
|
변화시키면서 출력 전류-전압 특성을 관측하여 기록하라.
(5) 위 실험을 입력이 개방된 상태에서 반복하여 기록하라.
(6) <그림 12>와 같이 회로를 구성하고 가변저항을 변화시키면서 전류-전압 특성을 관측하여 기록하라.
(7) <그림 13>
|
|
메뉴펼치기
