|
회로 구성시 사용하는 소자에 따른 전압 손실도 원인으로 볼 수 있다. 회로가 복잡해질수록 회로 중간 소자에 의해서 전압이 손실되는 경우들이 많다. 이번 실험에서 쓰인 OP-AMP는 접지단자, 바이어스 단자, 입・출력 단자, 그리고 저항 등
|
|
|
C값에 영향을 미치는 요소를 열거하라.
(3) 실험절차 (1),(2)의 회로에 대하여 이론치를 계산하여 표14.1과 표14.2의 형식으로 구성하라.
(4) 실험절차 (5),(6)의 회로에 대하여 이론치를 계산하여 표14.3과 표14.4의 형식으로 구성하라.
|
|
|
회로 합성에 관한 연구, 서울대학교
김희석(2000), 이근만 저논리회로 실험(TTL 게이트와 PLD를 이용한), 에드텍
김상진(1990), 디지탈 IC의 활용(게이트에서 마이컴까지), 집문당
문경주(2010), 분산전원 운용을 위한 통신 게이트웨이 개발, 명지대학
|
|
|
나왔고, 출력 신호에 있어 1Vpp 이상의 값이 출력되어야 하는데, 7Vpp 이상으로 출력되었다. 따라서 모든 설계 조건을 만족하였고, 각각의 스위치를 작동시키면서 확인해본 결과 정확한 음이 출력되었다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
커지게 될수록 발열량이 많아진다 이 길게 뻗게 되는 선저항을 돌돌 말아 사용하게 되면 선수 n배 만큼 발열량이 커저 히타의 역할을 할 수있게 된다. 실험6. 집적회로 소자 공정 실험 결과보고서
4. 예비보고서
7. 결과보고서
|
|
|
있을 수 있다.
그림 5의 특성곡선을 얻기 위해서는 먼저 , 시켜서 얻을 수 있다.
그림 5에서 베이스에 흐르는 전류 는
이식에서 이다.
(4) 컴퓨터 실습
모의실험 8-1
1. 회로도
2. 파형 1. 목적
2. 실험장비
3. 관련 이론
4. 컴퓨터 실습
|
|
|
VL=XLI=ωLI, VL은 전류 I보다 π/2[rad]만큼 앞선 위상
-C 양단 전압 : , V C는 I보다 π/2[rad]만큼 뒤진 위상
② RLC 직렬회로의 관계 ( 의 경우) Chapter 1. 관련 이론(Theoretical Background)
Chapter 2. 실험 결과(Experimental Results)
Chapter 3. 결론 및 Discussion
|
|
|
이 점에 들어오는 전류의 합은 0이다.
즉,
여기서
= 이므로
식3은 다시
에서
식4
의 회로함수로 쓸 수 있다.
시상수(Time Constant) 는 RC 회로의 경우, RL 회로의 경우 각각
GL
이 되므로.......식2, 식4는
+ = 식 5
의 형태를 가진다.
1) 과도 응답
회로
|
|
|
내부저항 같이 엄청 미세한 영향은 배제하면
결과적으로 실험결과는 만족스럽게 잘 나왔다. 이것을 활용하여 다른 로직인 AND, OR, NAND등 여러가지를 구성하는 방법도 생각해 보면 좋을듯하다 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
실험을 열심히 진행해준 조원들에게 고마움
의 마음을 전하고 싶고, 모든 실험 과정에 대한 궁금증을 해소해주시고, 도움을 주신 조교님
께도 감사의 마음을 전하고 싶다.
3. 참고 문헌
성균관대학교 물리학과 물리실험위원회 편, 『일반 물
|
|
메뉴펼치기
