|
논리프로브에 LOW가 인가되어 최종적으로 LOW LED가 켜지게 됩니다.
9.결함 회로 : 5번핀 개방
5번핀에 연결된 선을 제거하여 결함을 발생시킨 후 입력 3번핀을 접지에 접촉시킨 후 출력을 다음과 같이 변경하며 각각의 논리레벨을 측정하면 3번
|
|
|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
b=4\'b0000;
end
endmodule
#HW3
Complete the 4to1 mux and simulate it using testbench. Report must include your own explanation.
→ Input : 4bit [3:0]D, 2bit [1:0]S Output: 1bit Y
module MUX4to1(
input [3:0]d,
input [1:0]s,
output y
);
assign
y = d[0]&(~s[1]&~s[0])|
d[1]&(~s[1]& s[0])|
d[2]&( s[1]&~
|
|
|
00
0
0
1
1
0
0
0
0
1
0
1
0ns(Default) : HG, LR, PR
Circuit 시작 시
Highway = Green.Local Road= Red.Pedestrian = Red
40ns ~ 900ns : HG, LR, PR
40ns에 reset, reset은 100ns까지 유지됨.
traffic light은 계속 초기 상태를 유지하며 100ns까지 count는 초기화된다. 100ns에서 reset이 off 된 후 co
|
|
|
:0] min_a;
reg [5:0] min_b;
reg [4:0] min_a;
initial
begin
min_a = 0;
min_b = 0;
end
always @(posedge c1k_c or posedge reset)
begin
if(reset)
begin
min_b<=4'd0;
min_a<=3'd0;
end
else if (c1k_c)
begin
if(comma_a==4'd9 & sec_b==4'd9 & sec_a==3'd5)
begin
if(min_b==4'd9)
begin
min_b<=4'd0;
|
|
|
74LS192, 74LS47, 74LS10)
AA Size 건전지x4ea용 건전지홀더
전선
와이어스트립퍼
납땜인두 1. 제작동기
2. 사용부품및 공구
3. 사용IC Data Sheet
4. 작품의 동작
5. 회로도 구성
6. 작품의 구성(브레드보드)
7. 작품의 구성(만능기판)
|
|
|
|
|
|
논리회로는 바로 구현 될 수 있다( 이 회로구성은 복습문제에서 다루기로 한다). 각 항을 D로 인수분해 함으로써 무효 코드에 대한 다른 표현식을 얻을 수 있다. 보고서에 제공된 난에 새로운 표현식을 적어라.
4. TTL 논리에서 LOW는 (16mA) 위반하
|
|
|
디지털논리 회로 실습 레포트
1) 4비트 전가산기를 이용하여 8비트 전가산기를 설계하시오. 8비트 전가산기를 이용하여
입력데이터 11010001과 00001100을 가산한 결과를 기술 하시오.
2) 다음 식의 논리 회로를 그리고 파형을 구하시오. 부울 대수
|
|
|
6. 논의 사항
1) Booth 알고리듬과 일반 shift and add 알고리듬의 차이점을 논하시오.
일반 shift and add algorithm은 곱셈을 수행하는데 있어서 시프트-더하기 곱셈 알고리즘이 항상 제대로 동작하지 않는다. 특히 하나 또는 두 개의 오퍼랜드가 음수
|
|
메뉴펼치기
