|
회로도
라. 최종구현 회로(사진 첨부)
Time process part
그림
그림
Adjustment part
Representative part
그림
그림
1시간 동작 후 오차 확인
그림
그림
마. 구현된 회로 검증 내용
-오실로 스코프 출력 등
O s c i l l a t o r
(Oscillator output)
1/10M 분주 통과 파형
|
|
|
의 frequency를 얻을 수 있다.
회로를 디자인 할 때, logic works 4.0이라는 프로그램을 사용하였다. Step 1:State Diagram
Step 2:Next-State Table
Step 3:Flip-Flop Transition Table
Step 4:Karnaugh Maps
Step 5:Logic Expressions for Flip-Flop Inputs
Step 6:Counter Implementation
|
|
|
f (A = 4) then
seg_out := \"1001100\";
elsif (A = 5) then
seg_out := \"0100100\";
elsif (A = 6) then
seg_out := \"0100000\";
elsif (A = 7) then
seg_out := \"0001101\";
elsif (A = 8) then
seg_out := \"0000000\";
else
seg_out := \"0000100\";
end if;
return seg_out;
end sec_dec;
signal T_min_one: in
|
|
|
회로도
-555 Timer 의 Astable 모드를 통해서 74LS73에 클락을 넣어74LS73에 들어오는 Limit 스위치의 입력이 유지되도록 한다.
-포토센서를 통한 입력을 통해 H-Bridge 구조로 연결된 모터를정방향 역방향 제어할 수 있는 모습의 회로이다.
동작 안한 기본
|
|
|
말한다. 그러므로 비동기식 카운터에서 갖는 전파 지연 문제를 해결할 수 있으며 순차 회로 설계 기법을 사용하여 체계적으로 설계할 수 있다. 동기카운터란
동기카운터종류
-2비트 2진
-3비트 2진
-BCD 10진
설계절차
카운터 응용
|
|
|
많다. 응용에는 레지스터, 주파수 분주기(frequency divider), 계수기(counter) 등이 있다.
8.참고문헌
논리회로설계, 김종현저 연세대학교 출판부
최신디지털논리회로, 하재철.문상재 공저 ok press
Digital Fundamentals Tenth Edition, Thomas L. Floyd, prearson
|
|
|
회로도를 보시면 알겠지만, D0일 경우만 2개의 NOT 게이트를 거친다. 그래서 아마 입력에서 출력까지 시간이 제일 길게 되지 않는 가 조심스럽게 생각해본다.
마지막으로 Digital Training Kit으로 디멀티플렉서의 운용을 확인해보았는데, 이 Kit는 입
|
|
|
Quartus2, altera, HBE-combo2이용한 piezo구현(핀설정완벽)
|
|
|
Problems
2.1 Use algebraic manipulation to prove that x + yz = (x + y) • (x + z)
(x + y) • (x + z) = xx + xz + xy + yz
= x + xz + xy + yz
= x • (1 + z + y) +yz
= x • 1 +yz
= x + yz
2.2 Use algebraic manipulation to prove that (x + y) • (x + y’) = x 없음
|
|
|
회로에 의해 통제되는데, 게이트 회로는 다시 각 연산코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리 장치에 의해 통제된다. 연산장치 내에서 곱셈이나 나눗셈은 일련의 덧셈이나 뺄셈 그리고 자릿수를 이동하는 방법(shift) 등
|
|
메뉴펼치기
