|
low 모두 내부 소자에 의해 스위칭이 가능함으로 속도가 매우 빠르고, 전력소모가 적다는 장점과 open collector+pull up 방식은 저항이 커짐에 따라 소비전력은 작으면서 속도가 느려지고, 반대로 저항이 작아지면 속도는 빨라지지만 소비전력이 많
|
|
|
다.
즉, 1×4 디먹스가 두 개 가 연달아 붙어있는 것이다. 그리고 특징적인 것은 입력단인 G값에 LOW가 입력되어야만 Eable한 상태가 되며, 출력단도 역시 ACTIVE LOW 로서 동작한다. 칩의 구조는 절반으로 잘라서 생각했을 때 왼쪽(1~7번핀)이 하나의 1
|
|
|
연구 분야
컴퓨터의 동작 방법에 대해 소프트웨어적이 아닌 좀 더 Low – Level의 하드웨어적인 측면에서 이해를 하기 위해 본 연구를 하였음.
현재 우리가 사용하는 컴퓨터는 32-bit 체계의 시스템 구조를 이루고 있다. 최근엔 64-bit를 지원
|
|
|
해야 하고, 일정한 환경에서만 성능을 발할 수 있는 단점이 있는 것이다. 따라서 호환성이 절대적으로 필요한 PC 환경에서는 CISC가, 전문적인 일에 있어서는 RISC가 서로 독보적인 우위에 점하고 있는 것이다.
4. SIMD(Single Instruction Multiple Data)
MMX
|
|
|
라의 정보통신 관련 표준화 업무를 효율적으로 추진하기 위하여 설립한 기관은?
가. 정보화추진위원회 나. 한국전자통신연구원
다. 한국정보통신기술협회 라. 한국전산원
《2000년 10월 8일 시행》
1
가
2
가
3
다
4
나
5
다
6
라
7
가
8
다
9
나
10
가
|
|
|
ot_transfer method
=(((a+a)\'+(b+b)\')\'+((a+a)\'+(b+b)\')\')\' // use the not_transfer method
To display this expression
you need 4 gate.
3.AND gate : a*b
a*b=((a)\'+(b)\')\'
=((a+a)\'+(b+b)\')\'
you need 3 gate
|
|
|
<Half Adder, Full Adder 설계>
1) 반가산기(Half Adder) : Bahavioral Modeling
2)전가산기(Full Adder) : Stuctural Modeling( OR gage + Half Adder)
3)전가산기 : Behavioral Modeling
|
|
|
을 가진다. 7442는 BCD/10진 디코더 IC이다.
BCD/10진 디코더의 논리 회로 설계시 논리 회로는 10개의 출력을 가지므로 각각에 대해 하나의 부울 함수를 가지며, 이 부울 함수를 간소화시키기 위하여 10개의 카르노 맵이 필요하다. 그러나, 10개의 출
|
|
|
회로도 ( )
: 두 개의 접점 A, B 가 모두 동작해야 출력되는 회로를 말한다.
[그림 1.11] AND 논리를 이용한 회로도
② OR gate 회로도 ( )
: 두 개의 접점 중에 하나만 동작해도 출력되는 회로를 말한다.
[그림 1.12] OR 논리를 이용한 회로도
③ NAND gate
|
|
|
논리식을 작성한 후 불 대수의 정리를 이용하여 간소화하면 아래 식과 같다.
위와 같이 합 S에 대한 논리식을 정리하면 EOR gate 두 개를 사용하여 전 가산기의 합에 대한 논리회로를 구성할 수 있다.
자리 올림 수 Cn에 대한 논리식을 작성한 후
|
|
메뉴펼치기
