|
연구 분야
컴퓨터의 동작 방법에 대해 소프트웨어적이 아닌 좀 더 Low – Level의 하드웨어적인 측면에서 이해를 하기 위해 본 연구를 하였음.
현재 우리가 사용하는 컴퓨터는 32-bit 체계의 시스템 구조를 이루고 있다. 최근엔 64-bit를 지원
|
|
|
|
표 ≫ ≪ 표 ≫ 10장 예비 레포트.hwp…………………………………5p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
10. 4-bit Adder 설계
1. 목적
2. 설계실습 계획서
전자신문.hwp……………………………………………2p
|
|
|
d 2 Input OR gate (74LS32) 5개
- Quad 2 Input XOR gate (74LS86) 2개
- 4-bit binary adder(74LS83) 1개
- LED 10개
- Toggle switch 15개
- 점퍼선 다수
3. 설계실습 계획서
(1) 전가산기에 대한 진리표를 작성하라.
A
B
Cin
S
Cout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
|
|
|
Adder
X
Y
Ci
S
X
Y
Bi
D
0
0
0
0
0
1
Full-Subtractor
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
표 8-2E
Full-Adder
X
Y
Ci
S
Full-Subtracter
X
Y
Bi
D
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
표 8-3.E
X
Y
Ci
C0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
표 8-4.E
X
Y
Ci
S
C0
0
0
0
0
0
1
0
1
0
0
1
1
|
|
|
확인하라.
그림 14 실험 7: 가산기
1. 목적:
2. 실험부품:
3. 검토:
반가산기(HA, Half-Adder)
전가산기(FA, Full-Adder)
4-비트 이진 가산기 7483 IC
4. 퀴즈:
5. 실험 방법:
반가산기
전가산기
2 비트 병렬 가산기
4-비트 이진 가산기 7483 IC
|
|
메뉴펼치기
