|
논리식을 구하고, 이에 상응하는 논리적의 논리화 형태 (AND-OR)로 74LS08, 74LS32를 사용하여 그 논리회로를 구성한 뒤 표에 4변수 입력을 가한 때의 출력을 측정하여 해당란에 기입한다.
5. 참고문헌
Fundamentals of Digital Logic with Verilog Design (S.Brown, Z.V
|
|
|
논리회로에서 배운 내용인 1-out-of-n
code를 사용하기에 적절한 Counter인 것 같았다. 1-out-of-n code는 n 개의 비트 중 하나만
1이 되어 정보를 나타내는 코드인데, 이것이 Ring Counter와 잘 맞을거란 생각이 들었다.
논리회로실험 8. 카운터
ⅰ. 7476 J-K 플
|
|
|
회로도
반감산기를 사용한 전감산기
형성평가
반 가산기 회로도의 구성은?
전 가산기 회로도의 구성은?
반 감산기 회로도의 구성은?
전 감산기 회로도의 구성은?
[논리회로 목차]
5. 해독기와 부호기
학습목표
해독기의 원리를 이해하여 활용
|
|
|
회로표현
그림 . 트랜지스터 회로
⑤ 그 밖의 논리회로
종류 : 버퍼(Y=A), NAND{Y=(AB)'}, NOR{Y=(A+B)'}, NXOR{Y=(A B)'}
회로표현
(2) 와이어드 게이트
능동소자의 출력단자를 직접 연결하여 논리 소자의 기능을 발휘할 수 있도록 한 것
능동소자 : 기본
|
|
|
회로도를 직접 연결하려니 무엇부터 해야 할지 어려워서, 실험을 할 때 완성하지 못하여 시간이 지체되었었다. 하지만 결과보고서를 쓰다 보니 7-segment와 논리 회로에 대해 전반적인 이해도를 높일 수 있었다.
우리의 일상생활은 보이는 것을
|
|
|
회로
QuartusⅡ시뮬레이션 - 아래 회로
Altera De2 board 동작사진 - 위 회로
Altera De2 board 동작사진 - 아래 회로
B.Discussion
분배법칙에 의해 대수적, 논리적으로 두 회로는 이론 면에서 같음을 알고 있었기에 결과는 예상 할 수 있었다. 먼저 Pspice와 쿼
|
|
|
회로 뒷면
6. 결과 및 고찰
마지막으로 논리 회로 실험에서 하는 프로젝트이다. 주어진 3개의 설계 중 7세그먼트를 기본 소자를 이용하여 디코더를 제작한 뒤 그 출력 값들을 이용해 7-세그먼트를 구현 해보는 설계, 7483 Full Adder를 이용하여 4비
|
|
|
1
1
(c) NOT 게이트
입력
출력
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
(d) NAND 게이트
입력
출력
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(e) NOR 게이트
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
(f) Exclusive-OR 게이트
조합논리회로의 설계
우선 원하는
|
|
|
논리회로입니다.
위 실험에서는 i1 , i2 두 개의 입력선을 받아 4(2^2)개의 출력선이 생성되는 결과를 보았습니다.
마찬가지로, Modelsim을이용해서 얻은 결과값과 DE2-115보드를 이용한 LED동작 상태가 일치하하다는것을 표와 실험을 통해 확인 하였
|
|
|
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
|
|
메뉴펼치기
