|
대수식을 세우는 것인데 간력한 경우에는 바로 식을 세울수가 있지만 그렇지 않은 경우 대게 적용하기 쉽고 보다 빠른 카노맵을 사용하여 식을 간략화 한다. 카노맵으로 식을 간략화 한뒤 계산 착오가 있었는지 확인을 한다. 후에 간략화된
|
|
|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
부울대수와 논리회로
부울대수를 이용한 논리 회로 분석의 절차는 첫째, 논리회로에 대한 부울 함수를 유도한다.
둘째, 유도된 부울함수로부터 회로의 논리적 연산 과정을 파악한다.
마지막으로, 진리표를 작성해서 전체적인 연산 과정 및
|
|
|
부울대수와 논리회로 학습을 위한 웹 코스웨어 설계 및 구현, 전남대학교
최수정(2004), 조합논리회로 학습을 위한 웹 기반 코스웨어 설계, 강원대학교 Ⅰ. 논리회로의 동작
1. 상태표(state table, transition table)
2. 상태도(state diagram)
3. 상태식
|
|
|
부울대수의 정리
(2) 디지털 논리설계 3rd Edition.최종필 외 6명. McGraw-HillKorea.P76~77
(3) 네이버 지식사전, 불대수(Boolean Algebra)
결과 보고서
1. 결과값
(1) AND-OR, OR-AND
1) 진리표
A
B
C
X
Y
0
0
0
155mV
152.3mV
0
0
1
154mV
153.2mV
0
1
0
153.2mV
154mV
0
1
1
152.8mV
155mV
1
0
0
|
|
메뉴펼치기
